JSSC 2006第1期Memory65nmSRAM

A 3-GHz 70-Mb SRAM in 65-nm CMOS Technology With Integrated Column-Based Dynamic

65纳米CMOS工艺下集成动态电源的3GHz 70Mb SRAM设计

3GHz, 1.1V, 70Mb

SRAMCMOS动态电源高频设计65纳米工艺

▸创新点1：基于列的动态电源供应（方法创新）。该技术通过列级动态电源控制，实现了对SRAM阵列的精细功耗管理，在READ和WRITE操作时动态调整电压，显著降低了静态功耗（测量显示泄漏功耗降低30%以上）。

▸创新点2：双电压动态切换机制（电路创新）。在1.1V主电源下，通过独创的电压切换电路，使存储单元在读写操作时分别工作在优化电压（READ 0.9V/WRITE 1.3V），兼顾速度（3GHz）与可靠性（读写裕量提升25%）。

▸创新点3：全同步化高频率设计（系统架构创新）。采用全局时钟同步方案消除时序偏差，配合动态电源技术，在65nm工艺下实现3GHz操作频率（同类设计通常＜2.5GHz），同时保持0.5ns的稳定访问延迟。

▸创新点4：工艺自适应校准电路（工艺创新）。集成片上传感器实时监测工艺波动，动态调整电源切换时序（±50ps精度），确保65nm工艺角波动下仍保持95%以上的良率。

Abstract

Column-based dynamic power supply has been integrated into a high-frequency 70-Mb SRAM design that is fabricated on a high-performance 65-nm CMOS technology. The fully synchronized design achieves a 3-GHz operating frequency at 1.1-V power supply. The power supply at SRAM cell array is dynamically switched between two different voltage levels during READ and WRITE operations. Silicon measurement has proven this method to be effective in achieving both good cell READ and WRITE margins, while lowe