ISSCC 论文库

该论文提出了一种可扩展的多线圈能量共享无线功率接收网络，用于分布式体感皮层刺激的脑机接口。通过互联所有接收单元的功率输出，每个单元能以时分复用方式访问网络总功率，无需额外接收线圈，显著提升了效率和鲁棒性。

本文提出一种输出域独立的单发射器双接收器无线功率传输系统，通过detuned-tank和时分复用控制实现自适应功率分配，解决不同接收器阻抗和耦合系数引起的功率冲突。系统在宽耦合系数范围内实现高效稳定的双路输出。

本文提出一种用于无线功率传输的单级双极四输出稳压整流器，仅用五个功率开关实现四个独立调节的双极输出。采用线圈复用DC-DC模式在重负载条件下维持工作，实现了91%的峰值效率和173mW的输出功率。

本文提出了一种基于13.56MHz单功率链路的无线功率与数据传输系统，采用同步相移时分复用技术，在不增加额外线圈且不降低效率的前提下，同时支持功率传输和两种上行数据链路。该系统面向植入式伏安传感器，实现了60%的峰值端到端效率、快速动态响应以及超过99.9%的数据线性度。

提出了一种72Gb/s/pin单端同时双向收发器，采用电容峰值泄漏消除技术抑制主驱动器和混合驱动器失配引起的高频泄漏63%，并利用双环混合阻抗校准将PVT变化下的混合电路系数误差降低92%。该收发器在28nm CMOS工艺下实现了72Gb/s数据率、0.45UI和243mV眼图开度以及1.5pJ/b能效。

提出一种0.292pJ/b 56Gb/s/wire的单端电容驱动同时双向收发器，利用电容驱动降低功耗和自干扰，并采用AC/DC复制和PVT/失配跟踪实现PVT鲁棒性，无需额外硬件。该收发器在宽电压、温度及信道损耗范围内保持BER<1e-12，适用于极短距离（XSR）和芯片间（D2D）互连。

本文提出了一种112Gb/s PAM-4同时双向收发器，采用2×VDD堆叠驱动混合器恢复信号摆幅，并通过联合延迟和压摆率匹配消除动态毛刺，配合两步回波消除器抑制反射，解决了高速SBD传输中的信号完整性问题。在28nm CMOS工艺下实现BER<1E-10和1.73pJ/b能效。

本文设计了一款超低功耗、紧凑型112Gb/s PAM-4收发器，采用5nm FinFET工艺，集成了四分之一速率RX（含3抽头FFE和11抽头DFE均衡）和半速率TX（7b SST DAC驱动器），可补偿高达35dB信道损耗，在112Gb/s下实现BER<1E-6，功耗仅280mW。

本文提出了一种112Gb/s的混合信号无参考PAM-4时钟数据恢复电路，采用对称线性鉴相器和bang-bang鉴频鉴相器的混合架构，结合频率捕获控制器和DCC-PEC-merged MPCG，解决了超过100Gb/s数据率下无参考PAM-4 CDR的设计难题。在28nm CMOS工艺中实现了0.76pJ/b的能效和0.11UIPP的抖动容限。

本文提出了一种8通道112Gb/s/wire单端同时双向收发器，采用动态均衡器解耦双向信号并补偿插入损耗和串扰，在28nm CMOS工艺下实现BER<10^-14和1.01pJ/b的能效，满足AI应用中die-to-die接口对高边缘密度和低误码率的需求。

本文提出一款在3nm工艺下实现的24Gb/s芯片间（D2D）接口，通过零唤醒惩罚时钟门控技术实现了0.23pJ/b的模拟PHY功耗，并支持模块化设计。该接口在20Gb/s下能效达到0.17pJ/b，端到端平均延迟4.2ns，误码率低于1e-18，解决了高性能D2D链路的能效与快速唤醒难题。

本文提出了一种边缘触发收发器（ETT），并集成在主动本地硅互连（aLSI）中，实现了类似UCIe的芯片间互连。该设计在3nm工艺下达到了32Gb/s的数据速率，同时实现了0.36pJ/b的能效和12.35Tb/s/mm²的面积效率，有效解决了高带宽密度和低功耗的芯片互连挑战。

本文提出一种无电阻的7位SST DAC发射机，集成8抽头前馈均衡器（FFE）和三种类型分段，实现了低寄生电容、紧凑面积和工艺可扩展性。为减少4:1复用器输出的码间干扰抖动，提出双反馈均衡器，在28nm CMOS工艺下支持112Gb/s PAM-4和168Gb/s PAM-8速率，能量效率分别为1.59pJ/b和1.06pJ/b。

该论文提出一款180-240Gb/s模拟密集型PAM-4发射机，采用三级级联2-to-1模拟MUX降低复杂度和寄生电容，通过可重构4-tap FFE、电流注入和双T-coil技术提升输出摆幅与带宽，实现了0.70pJ/b的模拟能效。

该论文提出了一种符合UCIe-S标准的die-to-die物理层，在16通道上实现48Gb/s/lane速率，在30mm有机封装上达到1.24Tb/s/mm的岸线带宽密度和1.2pJ/b能效。通过阻抗不变TX CTLE、高摆幅N/N驱动器、紧凑谐振时钟、改进的双尾锁存器等电路创新，相比先前UCIe-S实现了3倍数据率和2.8倍带宽密度提升。

本文提出一种四相位交错数字像素传感器，实现1.494μm像素间距、1.09e-rms随机噪声的12MP全局快门等效CMOS图像传感器。通过单个ADC共享2×2像素顺序数字化，支持光流提取功能。

本文提出了一种全模拟智能视觉SoC，通过PWM成像器、RRAM存内计算和线性恢复模拟存储器实现了从传感到多层推理的连续模拟数据通路，消除了传感器-处理器和层间A/D转换。在55nm CMOS工艺下，芯片实现了346 TOPS/W的系统级能效，适用于边缘AI视觉任务。

本文提出了一种全可重构的混合SPAD视觉传感器，通过时间编码双曝光技术实现了超过134dB的动态范围，并支持强度与事件模式的自由混合与同时操作。该设计解决了传统混合传感器在动态范围、量化误差和事件噪声均匀性方面的关键问题。

本文提出了一款128×96多模态闪光LiDAR SPAD图像传感器，集成了近传感器计算伊辛模型退火处理器，用于动态目标分割。通过将分割问题转化为组合优化问题，并利用多模态SPAD信息加速伊辛自旋迭代，实现了18微秒的分割延迟。

本文提出了一种基于锗单光子雪崩二极管（Ge-SPAD）的短波红外/近红外直接飞行时间距离传感器，通过可编程宏像素分配和集成直方图处理，实现了26mW超低功耗下的30fps 400×300像素成像，解决了传统dToF传感器功耗高、灵活性差的问题。

本文提出一款480×320 CMOS LiDAR传感器，采用锥形1步直方图TDC和亚像素回波解析器，实现内存高效操作。该传感器在90nm BSI CIS工艺中实现，在100米距离达到3.8cm精度，并在110klx阳光条件下以25fps实现4.1cm准确度，解决了LiDAR在强光下高精度测距和分辨率提升的难题。

本文提出VoxCAD，一种用于端到端3D感知的智能低功耗dToF SoC，通过集成LiDAR dToF传感与2D-ROI引导的点云构建、粗-细扇区体素化以及可重构三模eDRAM CIM宏，解决了传感器传输能量和延迟高、片上内存大以及3D变换器面积效率低的问题。

这篇论文提出了一款200MP、0.61μm像素间距的CMOS图像传感器，采用交错共享晶体管架构实现了亚1e-读出噪声（0.7e-），并具备片上无运动伪影的高动态范围合成与DCG比例自校准算法，支持8K HDR视频的高速读出。主要解决了超高像素密度下的低噪声读出和高动态范围成像难题。

本文报道了一款54×42分辨率、基于SPAD的LiDAR接收器SoC，采用3D堆叠65/40nm工艺。芯片集成了高频TDC、双计数器（用于飞行时间和强度曝光）以及外围存储器，实现片上点云生成与HDR管理，并采用混合片上/封装内嵌的25V升压转换器。

本文提出了一种用于5G FR2的26/28/37/39GHz可重构全连接MIMO接收机前端，通过集成片上双工器和带选网络实现52-70dB无校准带外阻塞抑制和-5dBm阻塞容限，支持并发双频或多流单频操作。

本文提出了一种工作在436-472GHz的4元素中频波束成形相控阵接收机，采用65nm CMOS工艺。通过两步混频架构减少布局开销，并利用倍频链驱动太赫兹混频器，实现了36GHz系统带宽和27.5dB噪声系数。该设计解决了太赫兹频段相控阵接收机的高集成度与性能平衡问题。

提出一种采用22nm FDSOI CMOS工艺的2×2天线阵列超紧凑10GS/s采样波束成形接收机前端。通过基于跟踪保持的真时延和被动电荷求和实现波束转向，消除了功耗高的求和放大器，在10.5GHz信号带宽内达到49.5dB SNDR和57.5dBc SFDR。

该论文提出了一种受相控阵启发的宽带射频信号处理器，用于2至32GHz的超宽带频谱感知。通过利用可编程色散工程阵列的相长和相消干涉产生的带通响应，结合宽带真延时线和可编程移相器，在22nm FDX工艺上实现了宽扫描范围和101mW的低功耗。

该论文提出了一种基于N路径滤波器架构的新型全双工射频消除器，通过滤波器堆叠实现无源抽头合并以降低噪声系数退化，并采用子周期旋转技术扩展频率偏移范围，结合机器学习算法优化配置，解决了宽带高自干扰功率下的低噪声消除难题。

本文提出了一款140GHz CMOS全双工收发器，通过集成自干扰消除天线和双极化超表面，实现了>49dB的自干扰抑制和26.8dBm的EIRP，并演示了16Gb/s 16QAM同时双向通信，达到了全双工双模收发器的最高数据率。

本论文提出了一种28GHz防窃听发射机，通过频率分集子阵列、秘密相位键和天线子集调制，首次同时防御主瓣和离轴窃听者。合法接收机的接收质量几乎不受影响（EVM约6%），而直流功耗仅比标准相控阵发射机增加2%。

本文提出一种基于皮卫星编队的虚拟相控阵收发器，通过无线接收网关的LO信号省去PLL，降低功耗和成本。采用路径差校准与SRFA技术实现精确波束赋形，旨在实现低成本、高可靠性的卫星通信。

该论文提出了一种集成的电压和电流参考电路，通过电流镜无缝过渡技术实现子范围补偿，在-40至125°C范围内分别达到5.7ppm/°C和9.1ppm/°C的温度系数，解决了高精度仪表和传感器读出系统中参考源的温度漂移问题。

本文提出一种CMOS带隙基准电压源，采用电流域高阶温度补偿技术，利用电容偏置二极管型超PTAT电流源实现。该设计在两点修调后，在-40°C至125°C范围内温度系数为2.1-3.7ppm/°C，不精确度±0.06%（3σ），且具有简单的架构和高能效。

本文提出了一种用于HBM的紧凑型14Gb/s/pin DQ接收器，采用波特率相位跟踪环路和背景校准的时间窗口相位检测器，在实时数据中连续跟踪采样相位和检测器偏移，消除了重新训练的需求。28nm原型实现了0.163pJ/b的能效和0.00547mm²的面积，在<10⁻¹²误码率下具有0.295UI的采样裕度。

本文提出一种0.87pJ/b、17Gb/s/pin的并行接收器，采用本地DQS恢复和双DQS树结构，以降低时钟功耗并抑制电源噪声引起的抖动（PSIJ）。该设计通过时间复用CML和反相器树（1/8:7/8）实现对CML树的隐藏锁定，进而从低功耗反相器树生成PSIJ滤波的DQS，在40nm CMOS工艺下实现100mVpp电源噪声下BER<10^-12，并减少70%时钟功耗。

本文提出了一种用于多分支存储器接口的单向自训练方案，通过直接从单脉冲响应导出判决反馈均衡器（DFE）系数，无需控制器交互，有效均衡码间干扰（ISI）和反射。该接收器在40nm CMOS工艺下实现8Gb/s/pin速率，总吞吐量102.4Gb/s，在4分支通道中重新打开闭眼，误码率低于10^-12，能效0.64pJ/b，硬件开销仅6.74%。

本文提出了一种交叉自参考斜率采样接收机，通过基于输入信号斜率判定数据，增强了对长尾码间干扰的鲁棒性，无需均衡器。该接收机在65nm CMOS工艺下实现，在12.5Gb/s速率下能效为0.092pJ/b，FoM为7.7fJ/b/dB，面积仅0.001mm²，适用于下一代低功耗存储器接口。

本文提出一种16Gb/s/pin单端NRZ收发器，采用分布式双环补偿（DDLC）抑制VDDQ纹波，并集成动态占空比校准（DDCC）提升时钟鲁棒性。该设计将去耦电容减少91.4%，眼图水平/垂直裕度分别提升61%和36%，适用于高密度存储器接口。

本文提出了一款基于2nm工艺的全数字LPDDR6 PHY，通过四相时钟架构与多级FIFO推测式DFE，实现了14.4Gb/s/pin的高速数据传输，同时降低了抖动敏感度和时序约束。采用时钟门控的高效模式显著降低了功耗。

该论文提出一种五通道112Gb/s/pin PAM4单端收发器，采用28nm CMOS工艺，用于高密度短距离存储器接口。通过低功耗三重均衡、4-aggressor形状拟合串扰消除和电源噪声容忍时钟分布网络，实现了47.0Tb/s/mm边缘密度和0.52pJ/b能效。

本文提出了一种在28nm CMOS工艺中实现的72Gb/s/pin单端PAM-3收发器。通过驱动协同编码降低了≥46%的信令功耗，并采用非对称数据依赖均衡和偏置峰值技术，将眼图面积扩大1.9倍和2.8倍，从而解决了PAM-3不同边沿ISI和开关抖动问题。

提出了一种基于双层硅光子学的CMOS神经探针，集成了1280个电极、384个记录通道和88个光发射位点，通过热光开关和片上校准实现大规模、可靠的光遗传学记录与刺激。解决了现有神经探针在通道数量和光发射集成度上的瓶颈问题。

提出了一款光适应视网膜假体（LARP）SoC，通过功率感知光适应实现了55.48dB的宽光感动态范围，并采用像素聚类技术将像素尺寸缩小至80×80μm²，提高了刺激空间分辨率。电荷回收局部动态供电方案使刺激能量降低34%，经图像投影测试和离体小鼠视网膜细胞实验验证了有效性。

该论文提出了一种混合光遗传刺激系统，通过亚阈值电刺激降低光学阈值并减少能耗，实现了90.75%的LED驱动效率和70.6%的光学能量节省。该系统利用高效电容充放电操作产生衰减指数辐照度，增强神经响应，并在小鼠离体实验中验证了等效神经激活。

该论文提出了一种基于稀疏感知的神经接口，利用计算存储一体（CIM）引擎进行预测性聚焦采样，实现热点尖峰跟踪。通过结合低功耗全景扫描与高保真尖峰跟踪的动态分配，解决了高密度神经接口的功耗、面积和带宽瓶颈。

本文提出了一种无校准的二阶kT/C噪声整形的NS-SAR ADC，通过多任务积分器（MTI）和环路动力学同时实现量化噪声和kT/C噪声的二阶整形，适用于可穿戴ExG信号采集。结合相关电平移位（CLS）和输入阻抗提升（ZIN boosting）技术，在0.18μm CMOS工艺下实现了98.3dB SNDR、103.6dB DR、3.49μVrms IRN（1kHz带宽）、168MΩ输入阻抗和6.3μW功耗。

该论文提出了一种用于非侵入式跨医院肺病诊断的神经形态嗅觉处理器，通过片上迁移学习实现了超过94%的检测准确率，并达到了0.46pJ/SOP的能量效率和0.17nW/突触的功率密度。

本文提出一种患者独立、基于原型的时空CNN处理器，用于癫痫检测，无需患者特定数据即可实现高精度，能量效率为16.4nJ/类，延迟小于120ms。通过可选的基于前向推理的零样本适应，进一步提高了对信号变异和低质量输入的鲁棒性。

该论文提出一款用于智能眼镜的65nm神经接口SoC，集成10通道AFE和片上CNN，实现实时EOG/EMG/EEG推理。采用LoRA微调的片上持续学习将可训练参数减少54-77%，并设计超低功耗最近特征神经命令路径以按需唤醒重计算，同时通过分块delta编码和流式流水线减少内存并扩展训练数据2.1倍。

本文提出一种用于大规模压阻传感器阵列的快速阻抗测量IC，采用统一差分时域解调架构，通过激励电路直接读出阻抗，并利用预饱和自适应偏置技术提高能效。该芯片在125kHz下扫描253个传感器仅需12.2ms（82fps），功耗158μW，实现了0.5%误差和71.1dB SNR。

本文提出了一种帧率可调的占空比电气阻抗断层扫描系统，通过多输入多输出电流平衡仪表放大器降低功耗、面积和输入寄生，并采用数字匹配滤波器与谐波消除FIR滤波器减少建立时间，从而在662.0μW下实现878.9fps，在43.8μW下实现27.5fps。

该论文提出ReFIND，一款集成16个分辨率可重构AFE、特征提取器和分类器的生物信号分类SoC。通过VCO ADC的积分时间缩放实现功耗与分辨率的动态权衡，端到端验证表明相比固定阵列可节省超过14倍AFE每通道功耗，为生物信号分类器提供运行时功耗性能优化。

该论文提出了一种全集成、亚微瓦功耗的反向散射WiFi 802.11b发射机，通过有源谐波和镜像抑制技术解决了密集无线环境中的干扰问题。采用时域复滤波器、过采样和顺序RF开关使能，结合温度事件驱动校准，实现了30dB的镜像抑制比和36dB的谐波抑制比。

本文提出一种兼容NearLink 2.0的双频RF收发器，面向智能无线个人音频设备。通过优化接收机架构和发射机效率，实现了188.7dB/185.2dB的接收机FOM和30.9%的发射系统效率，性能远超传统蓝牙方案。

本文提出了一种工作在18-22GHz的耐阻塞非均匀电流子采样接收机，采用离散时间FIR/IIR滤波和均衡化跨导单元，有效解决了混叠、噪声折叠以及带内外阻塞问题。在28nm CMOS工艺下实现，获得了高达56dB的阻塞抑制、-29.1dB EVM（64-QAM 150MS/s）和5.8dB的B1dB，功耗仅20mW。

本文提出一种用于飞行昆虫定位的微型无电池无晶振发射系统，采用28nm工艺的TX IC、定制天线、光伏电池和存储电容，在1.45km范围内实现0.9m定位精度。系统成功部署在活黄蜂上并验证了功能，为小昆虫/物体提供超低重量、长距离、高精度的无源追踪方案。

该论文提出了一种基于自干扰抵消（CANCELLATION）的环境物联网超低功耗通信系统，通过全双工天线和自干扰抵消芯片实现高达125dB的抵消，有效消除低中频相位噪声泄漏，打破了传统反向散射系统中距离与功耗的权衡。最终标签在92nW功耗下实现32米距离的1kb/s通信。

本文提出了一种兼容IEEE 802.15.4a/z/ab的全数字IR-UWB发射机，采用反相延迟双高斯脉冲与自延迟脉冲梳状陷波技术最大化频谱利用率，同时满足全球掩模。通过斜率感知非均匀插值抑制采样混叠11dB，并利用双电平开关电容功率放大器削减旁瓣发射高达12dB，实现了小面积（0.0523mm²）和低功耗（11.4mW）。