2024

本文综述了半导体行业的最新进展，强调了持续先进技术缩放、设计-技术协同优化（DTCO）以及系统级集成对提升系统性能的关键作用，指出半导体技术将推动人工智能等领域的创新。

本文回顾了摩尔定律的发展历程，指出其缩放速度放缓，但晶体管数量和成本/功能仍通过3D集成进步。作者提出应重新考虑模拟与数字信号处理的设计方式，强调在高信噪比下数字处理更节能。

该论文是一篇关于未来十年半导体创新与创业的综述，分析了半导体产业现状、创业在驱动创新中的作用以及未来发展，强调了创新与创业之间的良性循环。

提出了一种8.75GHz分数-N数字锁相环，采用反凸面变斜率数字时间转换器（DTC），有效消除了时间量化误差，实现了57.3fsrms的集成抖动。解决了DTC非线性和噪声导致的频谱纯度退化问题。

该论文提出了一种7GHz数字锁相环，采用级联分数分频器和伪差分数字时间转换器（DTC），有效抑制了分数杂散，实现了-62.1dBc的分数杂散性能。解决了传统DTC在分数N锁相环中量化噪声消除的局限性。

本文提出了一种BiCMOS分数-N PLL，通过创新的杂散抑制技术实现了45.5fs的集成随机抖动和-75dBc的整数边界杂散。该工作有效解决了分数-N PLL中因量化噪声与环路非线性相互作用导致的杂散问题，包括固定杂散和边界杂散。

本文提出了一种采用非线性复制技术的分数-N采样锁相环（SPLL），有效抑制了数字时间转换器（DTC）非线性引起的分数杂散和带内相位噪声恶化，实现了76fsrms的极低抖动和-65dBc的分数杂散性能。该技术通过复制DTC的非线性特性并加以补偿，解决了传统DTC方案中非线性限制SPLL在分数-N模式下性能的关键问题。

本文提出了一种基于数字锁相环（DPLL）的10GHz FMCW调制器，采用两点调制（TPM）方案，实现了680MHz/μs的快速啁啾斜率和150kHz rms频率误差，旨在提高CMOS FMCW雷达的目标检测空间分辨率和可靠性，支持下一代全自动驾驶汽车。

该论文提出了一种基于2阶数字预失真（DPD）的FMCW chirp发生器，在65nm CMOS工艺下实现了11GHz中心频率和2.3GHz chirp带宽，并获得了0.051%的rms频率误差。解决了高斜率（2.3GHz/μs）和短空闲时间（50ns）下频率线性度与精度问题，适用于短程3D成像雷达系统。

本文介绍了AMD Instinct MI300系列加速器，通过模块化芯片封装技术首次将数据中心级CPU、GPU、Infinity Cache和8堆栈HBM3内存集成到单个封装中，旨在解决AI和HPC应用中的内存带宽瓶颈，提供超过5TB/s的内存带宽，支持Exa级系统。

该论文提出了一款面向增强现实应用的3D集成原型系统芯片，采用面对面晶圆键合7nm逻辑工艺，解决了AR产品对高性能、低功耗和小面积的需求。通过集成包含1K处理单元的机器学习加速器，实现了高效处理ML、NN和ISP任务。

本文介绍了IBM NorthPole芯片，一种专为神经网络推理设计的12nm架构。该芯片通过创新的存算一体设计和高效的片上网络，实现了高能效和低延迟的推理计算。

该论文提出了一种单片集成的8通道256Gb/s光发射机，采用45nm CMOS工艺，实现了低于63 fJ/b的能效。通过自主波长锁定技术解决了多通道波长稳定性问题，适用于数据中心和AI系统的高带宽低功耗互连。

本文提出了一种毫米波/亚太赫兹频段的无合成器相干接收机，通过混合信号Kramers-Kronig过程重建相位信息，避免了传统高频合成和收发同步的高功耗需求。该接收机适用于资源受限环境下的低延迟通信、传感和成像应用。

本文提出了一种基于电荷阈值化的可扩展、瞬时宽带5GS/s RF相关器，解决了传统数字相关器功耗高和模拟相关器相关长度短、功耗面积大的问题，实现了8位ENOB和152 TO的性能。

本文提出了一种基于数字开关的可重构16-QAM背散射标签，在19μW超低功耗下实现了200Mb/s的数据率，并成功演示了高清视频流传输，解决了高吞吐量物联网应用对超低功耗和高频谱效率的需求。

该论文提出一种无封装防篡改标签，利用芯片-物品界面处不可克隆的亚THz波散射实现物理不可克隆功能（PUF）。通过亚THz BPSK调制器将响应背散射给读写器，实现低成本、高安全性的物品认证。

本文提出了一种5.8GHz射频无线功率传输接收器，采用GaAs E-pHEMT整流器和SIDITO Buck转换器，实现了64.4%的峰值效率。该接收器解决了远距离（1-10m）功率传输中接收功率大幅波动的问题，并实现了45.2μs的快速最大功率点跟踪（MPPT）时间。

提出一种35.4Gb/s/pin的16Gb GDDR7图形内存，采用低功耗时钟架构和PAM3 IO电路，以满足GPU AI应用和云游戏等高带宽、高能效需求。

该论文提出了一种采用4nm工艺的48Gb/s/线单端NRZ并行收发器，针对下一代高带宽内存和芯片互连需求，通过偏移校准和均衡方案解决了高速单端信号传输中的信号完整性问题。

该论文提出了一种32Gb、8.0Gb/s/pin的DDR5 SDRAM，采用对称马赛克架构，在第五代10nm DRAM工艺上实现。为了解决DLL代码变化导致的确定性抖动和四相偏移问题，设计了一种混合开环/闭环DCC，显著降低了四相偏移。

本文提出了一款280层1Tb 4b/cell（QLC）3D-NAND闪存芯片，实现了28.5Gb/mm²的面密度和3.2GB/s的高速IO速率。该设计通过先进的堆叠技术和高速接口电路，解决了高密度存储与高吞吐量之间的平衡问题。

本文提出一款48GB容量、16层堆叠、带宽1280GB/s的HBM3E DRAM，采用全方位电源TSV（All-Around Power TSV）和6相RDQS方案优化TSV面积，解决高带宽存储器中的功耗和面积挑战。

本文提出了一种64Gb/s/pin PAM4单端发射机，采用合并预加重电容峰值串扰消除方案，旨在解决高密度并行通道中PAM4信号对串扰敏感的问题，提升信号完整性。

本文提出一款16Gb、37Gb/s的GDDR7 DRAM，采用PAM3信令，针对不同电平的码间干扰差异，提出独立应用的DFE抽头系数，并优化ZQ校准线以减少1/4的面积。

本文提出了一款采用1a-nm工艺、1.05V供电、10.5Gb/s/pin数据速率的16Gb LPDDR5 Turbo DRAM。通过引入WCK校正策略、电压偏移校准接收器和寄生电容优化技术，解决了高速接口中的时序和信号完整性挑战。

本文提出了一种25.2Gb/s/pin的NRZ/PAM-3双模发射器，通过嵌入式部分数据总线反转（DBI）技术，实现了133%的I/O带宽/引脚效率，解决了传统NRZ内存接口带宽受限的问题。

本文提出了一种软件辅助的峰值电流调节方案，通过动态管理AI SoC的峰值电流，在功率受限条件下提升推理性能。该方案在5nm工艺上实现，有效解决了高功耗导致的性能瓶颈问题。

本文提出了一种基于电流和电压预测的双比例微分控制方法，用于主动缓解动态电压跌落问题。该方法通过预测负载电流和电压变化，提前调整供电，克服了传统电压传感器检测延迟的缺点。

本文提出了一种在3nm工艺下的自适应时钟占空比控制器，用于缓解晶体管老化引起的时钟占空比失真问题。该控制器通过动态调整时钟占空比，补偿因时钟门控导致的老化效应，从而保证高性能处理器（如CPU、GPU、NPU）的时钟稳定性。

本文提出一种全数字电流传感器，用于4nm-plus八核CPU中每核运行时功耗的精确测量，以支持系统功耗预算管理。该传感器通过数字方式实现，避免了模拟电路的复杂性和面积开销，实现了高精度、低延迟的每核功耗监测。

该论文介绍了一款基于12nm工艺的RISC-V SoC，支持Linux对称多处理（SMP），并集成了14个加速器。通过分布式硬件电源管理和灵活的基于NoC的数据编排，解决了多核异构SoC的功耗与数据通信效率问题。

该论文提出一种计算型数字LDO，采用分布式电源门控开关和时间基于的控制技术，实现了10A负载电流和263A/mm^2的高电流密度，旨在简化移动SoC中PMIC-SoC电源轨并优化CPU核心功耗。

本文提出了一种0.45V供电、0.72mW功耗的2.4GHz无偏置电流分数-N混合锁相环，采用电压模式相位插值器（VPI）实现低电压操作。通过7位分段RDAC（4位二进制R-2R DAC和3位温度计DAC）解决电阻值与线性度的权衡，在28nm CMOS工艺下实现了低噪声和良好匹配。

提出了一种名为KASP的关键词识别与说话人验证联合处理器，通过自适应噪声抑制技术解决了传统KWS处理器对环境噪声敏感的问题，实现了96.8%的10关键词识别准确率和1.68µJ/分类的超低功耗。

该论文提出了一种基于顶层金属和C4平面螺旋电感的单片集成降压稳压器，在16nm工艺上实现了10.5W/mm²的功率密度和600MHz的开关频率，解决了为不同IP提供多个独立电压轨的问题。

该论文提出了一种用于软件定义网络交换机的物理不可克隆函数（PUF）保护的三态内容寻址存储器（TCAM），每比特能耗仅0.795fJ。通过优先级排序单元（PRU）跳过规则移动来减少频繁的数据搬移，并利用离线检测弱依赖规则存储在不同区域以限制优先级比较范围，从而降低功耗。

该论文提出了一种在Intel 4工艺上采用PowerVia背面供电技术的2048×60m4 SRAM设计，通过环绕阵列的供电方案降低IR压降并缓解前端信号路由拥塞。

该论文提出了一种基于3nm FinFET工艺的双泵浦伪双端口SRAM，采用折叠位线多存储体架构，实现了4.3GHz工作频率和21.1Mb/mm2的高密度。通过时序切片双泵浦技术，利用单端口6T单元实现连续读写操作，解决了高性能计算中双端口SRAM的速度与密度挑战。

本文提出了一种自启用的写辅助单元（SEWACs），用于电阻主导工艺节点下的高密度SRAM。该方案在不增加额外哑单元的情况下提高了写辅助能力，解决了传统写辅助电路面积开销大和位交错需求导致的额外面积问题。

该论文提出了一种名为LISA的576×4全集成复制自旋连续时间锁存器型伊辛计算机，通过大量并行随机数实现复制自旋的独立交互。解决了复制自旋在均衡过程中的局部最优问题，通过四层自旋交互后使用高导通电压开关实现快速翻转与均衡，从而获得更优解。

本文提出了一种基于SRAM的Ising计算宏e-Chimera，采用增强型Chimera拓扑结构，旨在解决组合优化问题。相比传统量子退火器，该设计在常温下运行，并具备可扩展性，克服了量子计算对极低温环境的依赖。

本文提出一款采用12nm FinFET工艺的32Mb RRAM，通过0.0249μm²位单元实现高密度，并达到3.2GB/s读取吞吐量、10k次写入耐久性和10年保持能力，解决了低功耗物联网MCU对嵌入式非易失存储器的高性能需求。

本文提出了一款基于22nm工艺的10.8Mb嵌入式STT-MRAM宏，实现了超过200MHz的随机读取访问速度和10.4MB/s的写入吞吐量，旨在满足工业与物联网设备对高速信息处理和实时控制的需求，解决了传统嵌入式存储器在高速运算和安全性方面的瓶颈。

该论文提出了一款基于28nm CMOS工艺的灵活RNS-CKKS处理器，用于全同态加密（FHE）的隐私保护计算。该处理器实现了2.7至13.3μJ/boot/slot的能效，解决了在服务器系统中对加密数据进行高效计算的问题。

本文提出了一款28nm工艺的多用途后量子密码处理器，支持多种密钥封装机制和数字签名方案，解决了后量子密码迁移中硬件加速的通用性和能效问题。该处理器实现了69.4kOPS的吞吐量和4.4μJ/Op的能效。

该论文在3nm工艺节点上提出了一种物理不可克隆函数（PUF），通过多模式自毁功能增强安全性，并实现了3.48×10⁻⁵的极低比特错误率（BER）。主要解决了传统PUF中BER难以低于1×10⁻⁴的挑战，通过稳定比特识别和屏蔽不稳定比特单元的方法降低错误率。

本文提出了一种在5nm工艺下实现的高密度、低功耗PUF设计，通过不稳定位检测和掩码技术，将误码率分别降低了23倍和39倍。采用泄漏偏置反相器结构避免了大的穿通电流，从而降低了功耗并提高了可靠性。

本文提出了一种可综合、设计无关的时序故障注入监测器，覆盖2MHz至1.26GHz的宽时钟频率范围，用于检测由时钟信号或电压篡改等低成本手段引起的故障注入攻击，保障芯片安全。

该论文提出了一种名为PACTOR的变化容忍探针攻击检测器，用于2.5Gb/s×4通道的片间接口，在28nm CMOS工艺中实现。它解决了PCB信号迹线被探针攻击导致数据传输窃听的安全威胁，无需依赖传统加密方法的高功耗和延迟。

该论文提出了一种抗功耗和电磁侧信道攻击的AES-128核心，采用轮对齐的全局同步局部异步架构。通过使每个子模块在每个轮次中随机执行并行、串行或空操作，同时维持总操作数不变，实现了对细粒度电磁扫描攻击的抵抗。

该论文提出了一种基于自定时环（STR）的真随机数发生器（TRNG），在4nm CMOS工艺上实现了60Mb/s的高吞吐量。通过PVT变化容忍设计，确保在各种工艺、电压和温度变化下保持稳定的熵比特质量，解决了高安全性应用中随机数稳定性问题。

该论文提出了一种基于主动回波的全向磁电功率传输技术，用于微型化生物医学植入物。解决了传统无线功率传输中外部发射器与植入物之间对准不可靠的问题，提高了系统的鲁棒性和实用性。

该论文提出了一种9mW的超声透射收发器，用于无创颅内压（ICP）传感。通过监测ICP波形变化（尤其是P2/P1比值），解决临床上有创ICP监测的侵入性问题，实现低功耗连续监测。

该论文提出了一种微型多核NMR/MRI平台，集成高压SOI ASIC，实现了134.4dB的图像信噪比。解决了传统MRI设备体积大、成本高的问题，可同时进行1H/19F多核成像，用于分子诊断和治疗监测。

该论文提出了一种环保可丢弃的电路与电池系统，使用醋酸镁((CH3COO)2Mg)作为电池材料，旨在减少电子垃圾对环境的影响。系统将电池同时用作电源和湿度传感器，检测到水分时自动发电并启动传感器电路，发送带有3位ID的检测信号。

本文提出一种24V微型线圈磁神经刺激器，采用闭环死区时间控制和零电流开关控制，实现了99.76%的电荷回收效率，解决了传统电极刺激中电极-组织界面长期可靠性问题。

本文提出了一种全集成CMOS铁磁流体生物分子处理平台，能够在芯片上实现液滴的操控、多路复用和传感功能，解决了传统生物分子处理平台集成度低、控制复杂的问题。该平台利用铁磁流体实现高效液滴驱动，为大规模生物分子处理提供新方案。

该论文提出了一种与液滴微流控协同设计的CMOS发光传感和阻抗谱芯片，用于对4nL液滴进行实时检测和分析，解决了基于细胞的生物传感器中的高通量和实时监测难题。

该论文实现了一个采用16nm CMOS工艺的600Gb/s DP-QAM64相干光收发前端，包含4个105GS/s的8位ADC和DAC。通过精确建模时钟通道的传输线效应，降低了时钟抖动和歪斜，实现了高速率下的低误码率传输。

本文提出了一款8位160GS/s、57GHz带宽的时间交织DAC和基于驱动器的发射器，用于800Gb/s相干光通信。通过自适应校准技术解决了时间交织带来的失配问题，实现了高速高带宽的发射性能。

本文提出一款采用5nm FinFET工艺的200GS/s 8位接收机，具有超过60GHz的模拟前端带宽，实现了20fJ/c-s的能效，用于800Gb/s光相干通信。该设计解决了超高速光通信中接收机带宽与功耗的瓶颈问题。

该论文提出了一种基于62.5MHz参考的7.5GHz次谐波注入锁定时钟乘法器，通过优化注入强度实现了低相位噪声和低参考杂散。解决了传统注入锁定时钟乘法器中参考杂散随注入强度和倍频因子增大的问题。

该论文提出了一种单核LC VCO，通过可重构的Class-F-1和增强型Colpitts双模操作，实现了从8.9到21.9GHz的八倍频程覆盖，满足了多标准软件定义无线电收发器对单芯片宽频带低相位噪声振荡器的需求。

本文提出一种0.07mm²的20-23.8GHz八相振荡器，采用磁耦合与双注入耦合技术，解决了传统多相本振产生中相位噪声与功耗之间的折衷问题，实现了189.2dBc/Hz的优值（FoM@10）。该设计结合了环形振荡器的多相特性与LC谐振器的高品质因数，显著提升了毫米波频段的性能。

本文提出了一种基于振荡模式分裂技术的四核四模VCO，覆盖13.7至41.5GHz频率范围，实现了214.1dBc/Hz的FoMT，解决了毫米波VCO在宽调谐范围与低相位噪声之间的权衡难题。

本文介绍了一款面向旗舰智能手机的4nm工艺、3.4GHz三档全乱序ARMv9.2 CPU子系统，用于5G移动SoC。该工作首次公开采用全乱序执行的三档CPU架构，旨在实现高性能与能效的平衡，代表了移动SoC设计的范式转变。

本文介绍了AMD在5nm工艺下设计的面积优化x86-64微处理器核心“Zen 4c”。通过减少L3缓存容量并组合L3数据宏以降低外围电路开销，实现了芯片面积仅增加10%但核心数量翻倍且总L3缓存容量保持不变。

Emerald Rapids是第五代Intel Xeon可扩展处理器，采用多芯片封装集成两个芯片，支持最多64核、超过300MB共享L3缓存以及8通道DDR5-5600内存和32GT/s PCIe/CXL互连。该处理器针对云和企业工作负载，通用整数性能较上一代提升18%，并支持更高的内存和I/O带宽。

该论文介绍了一款在5nm工艺下实现的机器学习系统芯片ATOMUS，其峰值性能达到32TFLOPS/128TOPS，专为延迟关键型应用设计。通过创新的架构和电路设计，解决了高性能计算中延迟与能效的平衡问题。

该论文提出了一款基于物理的光线追踪渲染处理器，针对增强现实中的逼真渲染需求。通过引入BBOX交点评估器和三角网格交点评估器，将复杂3D对象分段处理，实现了线性可扩展性，平均速度提升13倍，内存开销仅增加5.6%。

该论文提出了一种用于下一代通信系统的256×32多用户MIMO OTFS检测器，采用逐块对角线带均值计算并消除数据依赖性，实现了131mW功耗和6.4Gbps吞吐率。与逐行基线设计相比，所提架构达到了完全硬件利用率。

本文提出BayesBB，一种支持B5G/6G去蜂窝大规模MIMO的9.6Gbps可配置全消息传递基带加速器。采用40nm工艺实现了1.61ms的低系统延迟，解决了传统基带处理的高延迟和低吞吐量问题。

本文提出了一款基于3nm工艺的12位数字计算存储（CIM）神经引擎NVE，用于智能设备的高分辨率视觉质量增强。该设计实现了23.2TOPS/W的高能效，解决了移动设备上视频增强的实时处理与功耗平衡问题。

提出了一款基于异构存内计算（CIM）的加速器，利用去噪相似性优化扩散模型推理，在28nm工艺下实现74.34TFLOPS/W的能效，解决了量化激活导致图像质量下降及GPU推理延迟高功耗大的问题。

本文提出一种在14nm异构嵌入式MPU中的AI加速器，通过16倍性能可加速剪枝技术，实现了23.9TOPS/W能效和130TOPS峰值性能，满足人机协作机器人对实时环境识别的高性能、低功耗需求。

该论文提出了一种名为C-Transformer的同质DNN-Transformer/Spiking-Transformer处理器，通过大-小网络架构实现了2.6-18.1μJ/Token的高能效处理，解决了传统Transformer模型在边缘设备上计算和能耗过高的问题。

本文提出了一款名为LSPU的全集成实时LiDAR-SLAM系统级芯片，解决了传统RGB视觉SLAM在自动驾驶中视场受限、深度感知不准确且易受环境影响的问题。该芯片通过点神经网络分割和多级kNN加速，实现了高精度、长距离360°点云地图构建与定位。

本文提出NeuGPU，一种支持即时建模和实时渲染的神经图形处理单元，通过分段哈希技术解决了传统NeRF训练耗时过长的问题，实现了高效3D建模和渲染，能量效率达18.5mJ/Iter。

本文提出一种基于稀疏混合专家（MoE）的NeRF-SLAM处理器，用于移动空间计算。该处理器实现了303.5mW低功耗下的实时稠密3D建图，解决了传统SLAM处理器只支持稀疏特征点且需要额外后处理的问题。

本文提出了一种采用高压多比特电流舵DAC（IDAC）和三电平输出的无滤波器数字输入Class-D音频放大器，实现了121.7dB的动态范围和-109.0dB的总谐波失真加噪声，解决了传统数字输入Class-D放大器动态范围有限（~115dB）和THD+N较差（~-98dB）的问题。

本论文提出了一种采用反馈-after-LC架构的Class-D音频放大器，通过电流反馈技术实现了530kHz的LC滤波器截止频率，同时达到-106.3dB的THD+N。该设计有效减小了LC滤波器的体积和成本，满足了汽车等应用对EMI的严格要求。

本文提出了一款12GS/s 12位4路时间交织流水线ADC，通过全面的时间交织误差校准和线性化输入缓冲器设计，解决了高速高精度ADC中TI误差校正复杂性和输入缓冲器线性度不足的问题。

该论文提出了一种连续时间流水线ADC，通过片上数字重建滤波器结合PRBS注入和两步FIR-to-IIR转换来估计模拟传递函数，从而消除子ADC量化误差，实现了700MHz带宽和-164dBFS/Hz的小信号噪声频谱密度，功耗703mW。

提出了一种76mW 40GS/s 7位时间交织混合电压/时间域ADC，通过共模输入跟踪技术降低校准复杂度并提高能效，适用于50+Gb/s链路中的DSP均衡和PAM-4调制。

该论文提出了一种4.8GS/s、7-ENoB的时间交织SAR ADC，采用基于dither的背景时序歪斜校准方法，解决了传统校准方法对输入信号类型有限制的问题。通过bit-distribution-based技术进一步提升了性能。

本文提出了一种基于斜率ADC的大规模时间交织架构，在16nm工艺下实现了42GS/s、7位分辨率的超高速ADC。通过采用极小的斜率子ADC，解决了传统SAR ADC面积大、互连线长的问题，适用于高速数据转换应用。

本文提出一种功耗仅44μW的IoT反向散射标签，实现了1μs的同步精度和OFDMA并发通信，并支持软件定义调制。该设计解决了传统反向散射系统中多标签数据包冲突的问题。

本文提出一款面积仅1mm²的软件定义双模蓝牙收发器，支持BLE和经典蓝牙，最大发射功率10dBm，接收灵敏度-98.2dBm，接收功耗仅2.96mW，解决了传统BLE链路预算有限的问题。

该论文提出了一种无源、无晶振的Wi-Fi到BLE标签，实现了与智能手机的无电池频分双工（FDD）通信。解决了传统BLE/Wi-Fi IoT设备功耗高、依赖电池或电源的问题，通过反向散射技术实现低功耗兼容现有基础设施。

本文提出了一种采用无源正交前端、双面双平衡级联混频器的低功耗蓝牙(BLE)接收机，在2.4GHz频段实现了167μW功耗和71.7dB无杂散动态范围(SFDR)。通过全无源设计避免了传统有源架构的偏置电流和非线性问题，显著提高了功率效率和线性度，适用于短距离物联网连接。

该论文设计了一款IR-UWB接收机，采用线性射频前端实现了-13dBm的阻塞韧性，同时功耗仅为7.6mW，有效解决了Wi-Fi 6E在6-7.125GHz频段带来的强干扰问题。

该论文提出使用量子点锁模激光梳状源实现短距硅光子互连，旨在替代传统电互连。通过紧凑型光子集成电路，实现了1Pbps聚合容量和0.1pJ/bit的超低能耗。

该论文介绍了利用超材料和超表面（二维超材料）实现对电磁波和光波的极端控制，通过精心设计的散射元素形成界面结构，从而构造基于波的功能设备和组件。论文旨在为集成电路领域提供新的波基信号处理和控制范式。

本文探讨了神经科学和神经技术的指数增长如何推动植入式神经技术成为治疗精神健康等疾病的有效手段，并分析了这一趋势对电路设计的影响。论文强调了直接调制神经电活动在药物无效病症中的应用潜力。

本文提出了一款600通道10位源极驱动器IC，采用电荷调制DAC架构，实现了1.5μs的水平时间，适用于240Hz帧率的高分辨率显示。该设计通过提高DAC的面积效率，解决了在有限芯片面积内集成更多源通道以提升空间分辨率的难题。

本文提出了一种全非线性紧凑型10位源极驱动器，采用低压伽马斜率DAC和数据/相位相关电流调制技术，解决了传统电阻DAC面积随分辨率指数增长的问题，实现了高色深与紧凑尺寸的兼顾。

该论文提出了一种针对电容式触摸传感的单端模拟前端（AFE）设计，通过共模电流减法技术提高噪声抗扰度。旨在解决触摸传感器集成在显示屏中由于大寄生电容导致的信号退化问题。

本文提出了一种用于子显示屏触摸屏的双模电容读出IC，能够补偿高达620pF的负载电容，并支持可变刷新率（VRR）扫描。该芯片同时支持互容和自容传感，解决了折叠手机等设备在湿手等恶劣条件下触摸检测易误触的问题。

该论文提出一种977μW电容触摸传感器，采用噪声免疫的激励源和直接锁定ADC，有效抑制显示噪声、荧光灯噪声和充电器噪声，实现了25.2pJ/step的高能效。

针对设备到设备无线快速充电中低输入电压和大等效串联电阻(ESR)耦合线圈导致的功率和效率限制，提出了一种差分混合Class-ED功率放大器，实现了27W最大输出功率和82%的峰值端到端效率。

本论文提出一种6.78MHz无线功率传输系统，采用无线模式识别技术实现79.5%的峰值效率。该系统解决了传统方法需要额外感应线圈的问题，通过改进的负载移位键控背散射技术实现全局功率调节，提升轻载效率。

本文提出了一种单输入多输出（SIMO）谐振调节整流器（R3），采用分布式多相控制，在半周期内生成三个独立输出，效率高达90.8%，解决了无线供电植入式医疗设备中多电压需求及传统两阶段结构效率低的问题。

本文提出一种13.56MHz无线功率传输系统，采用混合电压/电流模式接收器和全局数字PWM调节，以解决弱耦合和负载变化下电压转换比不足的问题，提高系统鲁棒性。

该论文提出了一种无线功率传输系统，通过优化接收端的可重构整流器控制策略，在耦合系数从0.1到0.3的宽范围内实现了高达27.9%的效率提升。解决了传统固定功率传输时轻载条件下效率严重下降的问题。

本文提出一种12V输入、1-1.8V输出的混合DC-DC转换器，采用电荷汇聚（Charge Converging）技术，实现了94.7%峰值效率和685A/cm³超高电流密度，解决了大电压转换比下传统buck转换器效率低和电感体积大的问题。

本文提出了一种12-28V输入至0.6-1.8V输出的比值可调Dickson开关电容转换器，采用双模式相位失准操作，实现了93.1%的峰值效率，解决了USB PD标准下点负载电源转换器对宽输入电压范围、高效率和小型化的需求。

该论文提出了一种并联开关电容混合降压转换器，通过电压转换比感知拓扑优化器来优化拓扑结构，旨在解决紧凑电感下DCR升高导致的效率下降问题。实现了94.1%的峰值效率和4.2A/mm²的电流密度。

本文提出一种基于22nm FD-SOI工艺的低温CMOS控制器，用于Fluxonium量子比特，无需使用任意波形发生器（AWG），每个活跃量子比特功耗低于1.2mW。该设计解决了传统量子控制方案中AWG功耗高、体积大的问题，实现了高效、紧凑的低温控制。

该论文提出了一个用于颜色中心量子计算机的低温CMOS控制器芯片，集成了Class-DE驱动器和直流磁场调谐功能。它解决了在几开尔文温度下对氮-空位（NV）中心等量子比特进行精确控制的问题。

本文提出了一种用于自旋量子比特读出的低温CMOS接收器，实现了15K的噪声温度和10微秒积分时间内9.8dB的信噪比。该接收器旨在满足容错量子计算中快速量子纠错循环对高速量子比特读出的需求。

该论文提出了一种基于28nm体硅CMOS工艺的低温CMOS量子计算单元接口芯片组，采用相位检测读出和相移技术，旨在解决量子计算平台中低温CMOS ASIC的功耗和集成度问题。

该论文提出了一种便携式14GHz双模脉冲和连续波电子顺磁共振（EPR）光谱仪，采用次谐波技术实现小型化和高性能，解决了传统EPR设备体积大、成本高的问题，适用于生物医学和量子技术领域。

该论文提出了一种PVT不敏感的亚分档电流基准电路，通过亚分档技术实现了在-20°C到125°C宽温度范围内仅11.4ppm/°C的极低温度系数，解决了传统电流基准温度稳定性不足的问题。

本文提出了一种在22nm工艺中实现的电容耦合斩波仪表放大器，通过输入提升的第一级来改善功率噪声折衷，实现了0.69/0.58的功率效率因子和1.6nW/24nW的超低功耗。该设计面向物联网等功耗受限应用中高精度前端放大需求。

该论文提出了一种面积为0.028mm²的32MHz RC频率基准，采用0.18μm CMOS工艺。通过创新的补偿技术，解决了传统片上电阻温度系数大和长期漂移的问题，在-40°C至125°C范围内实现了±900ppm和±1600ppm的不准确度。

该论文提出了一种0.5V超低电压、6.14µW功耗的无需修调的单晶体双输出频率参考。通过低能耗的晶体振荡器启动技术和基于逐次逼近的实时时钟校准技术，实现了5.1nJ/120µs的XO启动和8.1nJ/200µs的RTC校准，显著降低了IoT节点的面积和成本。

该论文提出了一种带宽和功耗高度可调的传感器接口，通过动态带隙基准和未修调技术，实现了从98Hz到5.9kHz的带宽范围和1.7μW到50.8μW的功耗范围，解决了IoT应用中不同场景对精度和功耗的差异化需求。

该论文提出了一种基于磁阻抗效应的ΔΣ磁力计，采用背景增益校准和短时相关双采样技术，实现了低功耗(4mW)和低噪声(45pT/√Hz)的数字输出，解决了传统磁力计增益随环境变化的不稳定性问题。

该论文提出了一种无放大器的CMOS恒电位仪集成电路，通过创新架构实现3.7nW超低功耗和129.5dB宽动态范围，解决了电化学生物传感中功率受限且需测量pA至μA电流范围的关键挑战。

本文提出了一种基于NPN的β补偿温度传感器，通过结合低噪声电流模式前端、β补偿方案、动态误差校正和室温校准，同时实现了高精度（±0.1°C 3σ，-55°C至125°C）和高能效（200fJ∙K2 FoM），解决了NPN型传感器精度不足的问题。

该论文提出了一种基于后段互连（BEoL）RC结构的温度传感器，在0.65V低电压下工作，面积仅900μm²，实现了从-25°C到125°C范围内±1°C的测温精度。通过利用BEoL电阻和电容的温度特性，解决了先进FinFET节点中低电压和有限无源器件类型带来的挑战，实现了小面积、高精度的片上温度监测。

本文提出了一种在3nm GAA工艺中使用0.7V薄栅氧晶体管实现的耐高压自举模拟采样器，解决了该工艺缺乏厚栅氧晶体管而无法直接采样1.2V输入的问题，应用于12-bit SAR ADC。

该论文提出了一款针对微型监视机器人的40nm VLIW边缘加速器，集成了5MB的0.256pJ/b RRAM和定位求解器，解决了感知和定位工作负载的高效计算问题。通过非易失性存储和专用架构实现了超低功耗和实时处理。

本文提出了一种基于22nm工艺的脉冲神经网络处理单元，采用时间步优先数据流和稀疏自适应技术，实现了每突触0.26nW的超低功耗。该设计针对动态视觉传感器等边缘AI应用，在保持高精度的同时大幅降低能耗。

该论文提出了一种名为VIP-Sat的布尔可满足性（SAT）求解器，采用5×12可变内存处理（In-Memory Processing）单元，实现了98%的可解性。该求解器针对SAT这一NP完全问题，适用于人工智能、机器学习、电子设计自动化等领域。

该论文提出了一种全集成退火处理器，用于大规模自主导航优化中的聚类问题。通过平衡集群大小和将二维聚类计算映射到一维处理单元阵列，减少了内存访问和数据冲突，实现了高效的聚类优化。

该论文提出了一种基于eDRAM的变容错连续时间Ising机，通过15级系数和泄漏负反馈技术，实现对组合优化问题的高效求解。针对传统离散时间Ising机在系数规模和变容能力上的局限，该设计在连续时间域中实现了更强的容错性和更高的求解质量。

论文提出了一款名为Vecim的RISC-V向量协处理器，通过引入计算内存向量寄存器文件（Compute-in-Memory Vector Register File）来减少片上数据移动，解决了向量处理器中数据搬运开销大和外部内存带宽要求高的问题，实现了高效的高性能计算。

该论文提出了一种用于5G NR移动终端的包络跟踪供电调制器（ETSM），采用Class-G线性放大器和单电感双输入拓扑结构，解决了宽信号带宽（200/300MHz）、大去耦电容和高电压等级（>5V）带来的挑战，实现了83.4%的峰值效率。

本文提出了一种基于电容的偏置翻转整流器，结合静电电荷增强技术，用于摩擦纳米发电机（TENG）的能量收集。该设计旨在解决传统被动整流器能量提取效率低的问题，通过优化电荷管理显著提升输出功率。

本文提出了一种用于5G低地球轨道卫星应用的无纹波降压转换器，解决了卫星电源管理在低功耗和高效长距离无线传输方面的挑战。通过实现低于-21.94dB的误差矢量幅度（EVM），该转换器显著降低了输出纹波，提升了射频信号质量。

本文提出了一种用于5G NR射频功率放大器（RF PA）的电源调制器，通过浮动电容控制实现符号功率跟踪，在0.5至5.5V范围内达到950ns的快速动态电压缩放，解决了传统电源调制器转换时间慢导致效率降低和误差矢量幅度恶化的问题。

本文提出了一种1200V转48V的LLC谐振转换器，支持恒流/恒压充电模式，符合电动汽车供电设备（EVSE）Level 1标准。该转换器通过优化拓扑和控制策略，实现了高压到低压的高效转换，满足了电动汽车电池快速充电的需求。

该论文提出了一种用于能量收集系统的双模式DC-DC开关电容转换器，支持单输入双输出(SIDO)和双输入单输出(DISO)两种工作模式，通过VCF阶可重构实现连续可变压比，峰值效率达91.4%和92.6%，解决了宽输入电压范围下的高效能量转换问题。

本文提出了一种适用于LiDAR接收器的高速高电压开关电容Sigma转换器，通过输出阻抗补偿和纹波抑制技术实现了16V输出、3.6W功率、180ns响应时间和94%的峰值效率。解决了传统转换器在快速负载变化下响应慢、输出纹波大以及效率低的问题。

本文提出了一种采用无序功率分配控制的单电感三输出降压转换器，解决了传统时间复用控制需要断续导通模式导致的输出纹波大和功率传输能力低的问题，实现了11.7W输出功率和9mV/A的交叉调节性能。

本文提出了一种85-264Vac到3-4.2Vdc的1.05W电容式功率转换器，用于离线IoT设备和传感器等应用。该转换器采用非隔离方案，通过空闲功率降低技术和4相1/10X开关电容转换器实现紧凑、低成本的AC-DC转换。

该论文提出了一种紧凑宽带的VSWR鲁棒真功率与增益传感器，用于相控阵应用中的阻抗失配补偿。通过动态范围补偿技术，解决了天线互耦导致的负载阻抗变化问题，实现了对发射功率和增益的准确检测。

本文提出了一款工作在24.25-29.5GHz的极紧凑Doherty功率放大器，采用差分断裂相位偏移技术，实现了23.7%的PAEa，适用于5G NR FR2波束赋形相控阵系统。

本文提出一种针对5G手机的双自适应偏置Doherty功率放大器(DPA)，通过双自适应偏置方案来容忍负载变化，解决了传统DPA对负载变化敏感的问题，在保持高效率的同时适应高PAPR和宽带宽需求。

该论文提出了一种基于三耦合线（TCL）的互补增益提升（CGB）技术，设计了一款工作频率为67.8-108.2GHz的功率放大器。通过分布式巴伦实现宽带高效输出匹配，并利用CGB技术使输入级和驱动级与输出级互补增益响应，从而扩展带宽并提升性能。

本文提出了一款工作在E波段（71-86GHz）的GaN功率放大器，实现了4.37W输出功率和18.5%的功率附加效率（PAE），旨在满足5G回传链路对高功率和高效率的需求。该设计解决了E波段频谱利用率低和功率放大器性能不足的问题。

该论文提出了一种76-81GHz直接数字7位14GS/s双平衡I/Q混合DAC雷达波形合成器，解决了传统分数N锁相环在快速chirp波形生成中微秒级建立时间的问题，适用于大规模虚拟MIMO天线阵列的FMCW雷达。

该论文提出了一种面向5G毫米波频段的负载调制平衡功率放大器（LMBA），采用可扩展的7:1负载调制功率合成网络，实现了27.8-38.7GHz的宽频带工作。解决了传统功率放大器在紧凑UE设备中效率与输出功率折衷的问题，提升了调制效率和高平均输出功率。

本文提出了一种用于28GHz相控阵的超紧凑Doherty功率放大器，采用非对称耦合变压器输出合成器实现小型化。解决了毫米波相控阵前端RF构建块集成度低、成本高的问题。

本文提出了一种高精度、高能效的零样本重训练癫痫检测处理器，通过混合特征驱动自适应机制解决了传统方法需要大量患者数据的问题，实现了无需患者历史数据即可准确检测癫痫发作。

提出了一种频域近红外光谱读出集成电路，通过动态光传感前端和交叉耦合技术实现了2.7ps飞行时间分辨率和12.5mW的低功耗。解决了传统连续波NIRS系统只能记录光强、无法分离吸收和散射系数的问题，实现了绝对代谢物浓度的量化。

该论文提出一种混合记录系统，可同时采集ExG（如ENG、ECG）和生物电流（化学、PPG等）信号。在10kHz带宽下实现84.6dB SNDR和173.3dB FoMSNDR，在5kHz带宽下实现114dB动态范围，解决了低功耗高精度多模生物信号记录的需求。

该论文提出了一款头戴式集成的心像与控制SoC，用于VR/MR应用，采用教师-学生CNN架构实现极低功耗的脑信号解码，每次分类能耗低于1微焦耳。解决了现有VR头显依赖传统摇杆或摄像头手势控制的局限，实现了基于思维想象的直接交互。

该论文提出了一款名为MiBMI的微型化脑机接口芯片组，支持192/512通道，面积仅2.46mm²，能够实现31类脑到文本的转换。解决了传统脑机接口系统体积大、通道数有限的问题，为便携式高精度脑机接口应用提供了芯片级解决方案。

本文提出一种用于记忆研究的多环路神经调节芯片组网络，采用频率交叉前端和可解释AI，旨在通过电刺激海马体增强记忆来治疗阿尔茨海默病。该芯片组网络实现了多通道协调刺激与实时神经信号处理，为脑机接口和神经疾病治疗提供了新方案。

该论文提出了一种用于视网膜植入的闭环100通道高度可扩展系统，集成了基于模拟能量检测的自适应阈值尖峰检测电路，功耗仅为1.02μW，旨在解决视网膜退化患者视觉恢复中的刺激效率与功耗问题。

该论文提出了一种毫米级无电池生物传感与刺激植入体，采用磁电功率传输技术实现安全无线供电，并利用0.9pJ/b的超低功耗PWM反向散射进行数据通信，解决了传统植入体体积大、需要电池以及无线供电效率低的问题。

本文提出了一种基于粘附性中间层的可重构多传感器贴片接口，集成了微尺度结构以实现舒适的压力式重构，能够根据不同应用需求轻松附着或拆卸传感器组件，解决了异构多传感器贴片设备的适应性难题。

该论文提出了一种采用复域噪声相关基线消除技术的两电极生物阻抗读出IC，解决了传统两电极配置中电极阻抗和电流发生器噪声引起的基线过大问题，支持正弦波激励。

该论文提出了一种微型神经接口植入体，集成了具有95%充电效率的光学刺激器和基于ΔΣ调制的记录器，解决了微型化植入体在支持高功耗光学刺激时的功率接收限制问题。

本文提出了一种基于POSIT数据格式的存算一体宏单元，采用28nm CMOS工艺，实现了83.23TFLOPS/W的高能效，适用于高精度AI应用。通过CPCS架构和4b计算单元的多模式设计，解决了传统存算一体在精度和利用率上的不足。

该论文提出了一种采用16nm工艺的96Kb整数/浮点双模式增益单元计算存储宏（CIM），解决了先进AI边缘芯片对计算灵活性和高能效的需求。该宏支持整数和浮点双模式运算，实现了73.3-163.3 TOPS/W的能效。

本文提出了一款基于22nm CMOS工艺的64kb混合计算内存宏单元，采用压缩加法树和模拟存储量化器技术，以提升神经网络中MAC运算的能效。该设计通过混合结构在SRAM中实现高效的计算存储一体化，显著降低了功耗。

本文在3nm工艺下实现了一款完全数字式存内计算宏，支持INT12×INT12乘法累加操作，通过并行MAC方案提升了吞吐量并降低了能耗，同时分析了数据模式依赖性。

该论文提出了一种电容重构的存内计算（CIM）宏，能够统一加速CNN和Transformer两种不同精度需求的神经网络架构。通过重构电容阵列，实现了818-4094 TOPS/W的宽能效范围，适应不同计算精度要求。

本文提出了一种基于混合域外积（Hybrid-Domain Outer-Product）的浮点SRAM存算一体宏，采用对数位表示（Logarithm Bit）以提升计算精度与能效。在28nm工艺下实现了72.12 TFLOPS/W的峰值能效，解决了边缘AI应用中浮点运算能效低、精度不足的问题。

该论文提出了一种基于eDRAM-LUT的数字存内计算宏，在28nm工艺下实现了2.4Mb/mm2的存储密度和6.9-16.3TOPS/mm2的计算效率。通过引入内存编码与刷新技术，解决了传统数字存内计算宏在密度和效率上的限制。

本文提出了一款基于ReRAM的16Mb浮点存内计算宏，在22nm工艺下实现了31.2TFLOPS/W的能效，旨在满足AI边缘设备对高精度推理（如FP16/BF16）和高能效、低待机功耗的需求。该宏通过创新的电路和架构设计，解决了传统存内计算在浮点精度和能效之间的权衡问题。

该论文提出了一种融合Flash、SRAM和ADC的塑性计算存储宏（CIM），用于神经网络学习，解决了边缘AI设备在低功耗、高实时性推理的同时需要具备在线学习能力的问题。该宏在标准14nm FinFET工艺中实现，支持塑性权重更新以适应动态环境。

本文提出了一款采用40nm CMOS工艺、工作在7.875GHz的全集成超宽带雷达SoC，集成了两个直接射频收发器。该芯片以79.7µW的超低功耗实现高精度测距和传感，适用于用户存在检测和生命体征监测等场景。

该论文提出了一款面向Wi-Fi 7 (802.11be)标准的三频段双并发收发器，支持320MHz带宽和4K-QAM调制。通过优化射频/模拟电路设计，在7.1GHz频率下实现了-46dB的发射/接收EVM基底，解决了高带宽和高阶调制带来的线性度与噪声挑战。

本文设计了一款面积仅43mm²的全集成射频收发器，支持2G/3G/4G以及5G FR1频段，集成24个接收通道和3个发射通道，可实现带间7载波聚合和5载波聚合下的4×4 MIMO。该收发器解决了在有限芯片面积内同时支持多种蜂窝标准和5G高数据率的需求，提升了网络容量。

该论文提出一种高度集成的6相单元复用数字发射机，通过采用1/3占空比本振信号实现谐波抑制，解决了传统数字发射机在输出功率、效率和线性度方面的瓶颈。该架构能够直接与数字基带接口，适用于宽带OFDM和高阶调制信号。

该论文提出了一种覆盖5-16GHz的可重构正交接收机，采用50%占空比本振并引入IQ泄漏抑制技术，解决了宽带接收机中因本振谐波和失配导致的镜像抑制问题，实现了宽频带、高灵活性的信号接收。

该论文提出了一种工作在2-4GHz频段的抗谐波接收机，通过在天线和基带同时集成谐波抑制机制，有效抑制带内三次和五次谐波干扰，实现了+14dBm和+16.5dBm的谐波B1dB线性度指标。解决了宽调谐接收机中谐波抑制的难题。

该论文提出了一种18-21GHz非均匀子采样接收机，通过非均匀离散时间FIR滤波器解决均匀子采样中的破坏性混叠问题，实现了42dB阻塞抑制，芯片面积仅0.072mm²。

该论文提出了一款工作在22.4-30.7GHz的相控阵接收机，采用波束零陷导向和波束追踪技术，有效抑制空间分散干扰，避免接收机饱和和非线性失真。

本文提出了一种堆叠混频器优先接收机，通过创新的堆叠结构实现了大于20dBm的邻道IIP3，同时功耗低于25mW，解决了传统混频器优先接收机噪声性能差的问题。

本文提出一种用于神经接口的12Mb/s 4×4超声波MIMO中继方案，同时实现无线供电和数据通信。解决了植入式设备在高数据率上行链路传输和无线供电方面的局限性。

该论文提出了一款1/1.56英寸50M像素的CMOS图像传感器，采用0.5μm间距的四光电二极管结构，并通过前深沟槽隔离技术实现光电二极管间的有效隔离，从而提升动态范围和低光性能。

本文提出了一种320x240分辨率的CMOS LiDAR传感器，采用6晶体管nMOS-only SPAD模拟前端和面积高效的优先级直方图存储器，解决了传统机械LiDAR体积大、成本高、不易制造的问题，实现了固态LiDAR系统。

本文提出了一种用于植入式设备的超声供电发射器，采用全局电荷再分配绝热驱动技术，实现了69%的功耗降低和最大53°的波束转向角，解决了传统系绳植入物带来的组织损伤问题。

本文提出一种内置事件检测和形态学变换的图像传感器，通过低功耗事件检测减少系统活动，实现目标分割，能耗仅为2.9pJ/pixel×frame。解决了分布式视觉中持续功耗过高的问题。

该论文提出了一种用于电池供电超声设备的谐振高压脉冲发生器，解决了从低电压电池高效驱动超声换能器以产生足够声压的挑战。通过谐振拓扑结构，实现了高压脉冲的高能效生成，适用于可穿戴健康监测应用。

该论文已被ISSCC撤回，无可用信息。

该论文提出了一种160×120像素的闪光LiDAR传感器，采用全模拟辅助的像素内直方图时间数字转换器（TDC），基于自参考SAR ADC实现，旨在解决移动设备中实时深度感知的高精度和低功耗问题。

本文提出了一款用于汽车自动驾驶的256×192像素、30fps直接飞行时间（dToF）LiDAR传感器，采用8路电流积分型跨阻放大器（TIA）和混合脉冲位置/宽度转换器，并通过强度图像与CNN引导的3D修复技术提升深度图像质量，实现了200米级探测距离和高成像质量。

本文提出了一种0.35V供电、能效为0.367TOPS/W的图像传感器，集成了三层光学-电子混合卷积神经网络。该设计通过像素级和阵列级特征提取，解决了传统图像传感器与云处理或片上AI处理器之间的功耗和数据传输延迟问题。

本文提出一种基于DSP的PAM-4收发器，采用5nm FinFET工艺，实现212Gb/s速率和2.69pJ/b能效，适用于光学直接检测应用，满足AI/ML网络对高带宽的需求。

该论文提出了一种基于DAC的224Gb/s发射机，支持PAM-4和PAM-6调制，采用3nm FinFET工艺，实现了低于pJ/b的能效，满足了800Gb/1.6Tb以太网对单lane速率超过200Gb/s的需求。

本文提出了一款采用3nm FinFET CMOS工艺的224Gb/s PAM-4收发器，实现了3pJ/b的能效和40dB的插入损耗补偿，旨在满足数据中心800G/1.6T交换机及AI加速器对更高I/O带宽的需求。

本文提出了一种基于环形振荡器的乒乓采样PLL，在0.027mm²面积内实现了5.6-7.8GHz频率范围，220.2fsrms的抖动和-74.2dBc的参考杂散，解决了环形振荡器相位噪声和闪烁噪声问题，适合多通道通信应用。

本文提出了一种用于800GbE/1.6TbE标准的224Gb/s/线单端PAM-4收发器前端，通过29dB均衡能力解决了高速长距离传输中的信号完整性挑战。该设计采用单端架构以降低功耗和面积，适用于下一代数据中心和AI系统的高速互连。

本文提出了一种112Gb/s/pin单端串扰消除收发器，采用28nm CMOS工艺，实现了31dB的损耗补偿。该方案通过单端信号传输替代差分信号，提高了吞吐密度，并减少了功耗，适用于224Gb/s数据率需求。

该论文提出了一种用于极短距离(XSR)应用的112Gb/s PAM-4收发器，采用了时间交错2b/3b ADC和非平衡波特率CDR架构，在28nm CMOS工艺下实现了2.16pJ/b的能效，解决了低损耗信道下高速串行通信的功耗优化问题。

本文提出了一种基于环形振荡器的采样锁相环（PLL），用于高速串行链路中的低抖动多相时钟生成。该PLL在6.8-14GHz频率范围内实现了69.3fs的集成抖动，并在50mV电源噪声下保持-54.4dBc的杂散性能，解决了高频多相时钟生成中的低抖动难题。

本文提出了一种在65nm CMOS工艺下实现的8位6-12GHz DC调制斜坡式相位插值器，功耗为0.18mW/GHz。通过使用差分输入时钟生成电容电流产生斜坡信号，并采用内部复制偏置环路稳定DC电平，同时结合带开关电容负载的V-to-I电路跟踪PVT变化，解决了斜坡线性度和工艺鲁棒性问题。

该论文提出了一种单电感双极性输出（SIBO）转换器，采用简洁的PWM控制，实现了94.5%的峰值效率和3.99W/mm²的功率密度，用于驱动AMOLED显示屏。解决了传统双电感方案体积大、效率低的问题。

本文提出了一种5V至150V输入并联输出串联混合DC-DC升压转换器，通过混合拓扑结构实现了超高电压转换比，解决了传统升压转换器在大占空比下效率低和电压转换比受限的问题。

本文提出一种48V到5V的降压转换器，采用三重EMI抑制电路以满足CISPR 25汽车电磁兼容标准。解决了高转换比和高开关频率下严重的电磁干扰问题。

本文提出一种适用于锂离子电池输入（2.7-4.2V）的混合降压-升压转换器，无需自举电路，并消除了右半平面零点，实现了1到6V的宽输出电压范围。峰值效率达到97.3%，适用于需要快速电压切换的移动设备如包络跟踪射频功率放大器。

该论文提出了一种具有快速瞬态响应的3精细电平升降压混合DC-DC转换器，所有开关均承受一半电压应力，实现了98.2%的峰值效率。该设计采用1.8V器件，无需体开关或自举电路，有效节省了芯片面积。

该论文提出了一种基于双面串并联压电谐振器的集成DC-DC转换器，实现20V到2.2V的高降压比。通过创新拓扑和利用压电谐振器的高Q特性，显著降低了转换损耗，解决了传统电感式转换器体积大、高频损耗高的问题。

该论文提出了一种基于串联-并联连接开关电容和电感网络的混合DC-DC转换器，解决了汽车应用中超低电压转换比（VCR）降压转换器因高压输入导致的器件体积大、寄生大的问题。实现了12V至60V输入到1.2V输出的高效转换，峰值效率达到92.7%。

该论文提出了一种非对称实现的双相（AID）转换器，通过优化电路结构实现了全电压转换比（VCR），解决了小尺寸电感下DC-DC转换器效率低的问题。

该论文提出了一种占空比无关的DC-DC升压转换器，旨在解决传统升压转换器在低输入电压下需要高压器件导致开关损耗大的问题。通过创新的拓扑结构和模式自适应控制，实现了96.5%的峰值效率，并降低了输入级电压应力。

本文提出了一种基于连续时间SAR辅助的检测与跳过（Detect-and-Skip）和开-关相关（Open-then-Close Correl）技术的流水线逐次逼近型ADC。该设计在2mW功耗下实现了70.7dB SNDR和200MS/s采样率，有效解决了高速高精度转换中转换时间与残差放大器速度、功耗之间的矛盾。

本文提出了一种采用动态偏置环放大器的12位400MS/s流水线-逐次逼近型ADC，解决了传统环放大器最后一级偏置受失配和PVT变化影响的问题，实现了2.08mW功耗和64.4dB SNDR。

本文提出了一种时间交织的管道SAR ADC，通过共享残差积分放大器实现了高能效，解决了传统CTDSM在宽带下设计复杂和传统pipeline功耗高的问题。该ADC在200MHz带宽下达到71dB SNDR，FoMs为173dB。

本文提出了一种采用共源共栅电容退化动态放大器和MSB预转换技术的流水线逐次逼近型模数转换器，在50MS/s采样率下实现了182.3dB的FoMs，解决了传统闭环放大器功耗高和开环放大器线性度不足的问题。

该论文提出了一种基于双OTA和正交NSSAR的6阶正交连续时间Delta-Sigma调制器（CTDSM），用于低中频无线接收机（如BLE和IoT），具有高能效和抗混叠特性。通过优化NTF和采用新型架构，实现了171.3dB的FoMs，在14nm工艺下显著提升了性能。

本文提出一种4阶噪声整形SAR ADC，采用动态放大器辅助级联积分器实现高阶噪声整形，在94.3dB SNDR下达到184dB FoMs，适用于音频IoT应用。该设计解决了高阶噪声传递函数、功率效率和PVT鲁棒性之间的权衡问题。

本文提出了一款20位40MS/s的精密SAR ADC，实现了9.3nV/rtHz的低噪声和94.2dB的动态范围。针对信号链应用进行了优化，通过采样开关布局和补偿技术有效降低了时序失配问题。

该论文提出了一种13位2MS/s的逐次逼近寄存器型模数转换器（SAR ADC），采用动态电容比较器，实现了2.72fJ/conv的能效。解决了高分辨率SAR ADC中比较器功耗呈指数增长的问题，适用于电池供电应用。

一款抗故障注入攻击的AES-256加密引擎，采用Intel 4 CMOS工艺，实现100Gbps吞吐量和99.1%错误覆盖率。

一款支持112 Gb/s的多标准串行链路收发器，采用7nm FinFET工艺，功耗和面积效率高。

提出了一种28nm CMOS工艺的低功耗关键词检测SoC，采用跳帧RNN算法实现动态功耗优化。

提出一种用于互容面板的双互相关模拟前端电路，降低功耗和面积，提高ADC精度。

4纳米工艺HBM3接口，采用电阻调谐偏移校准和原位余量检测技术，实现9.0 Gb/s/pin高速访问。

4纳米CMOS工艺下16Gbps单端PAM-4收发器，采用切换抖动补偿技术提升时序裕度

提出一种基于HZO的9Mb嵌入式FeRAM，具有高耐久性和快速读写性能。

28nm CMOS工艺下实现200Gb/s有线接收机的五抽头延迟线前馈均衡器

提出一种混合域结构的浮点6T SRAM内存计算宏，实现高能效和高精度

提出一种异构RRAM内存计算和SRAM近内存计算的SoC，用于融合帧和事件视觉处理。

本文提出了一种高效高功率的170-176GHz频率稳定正交辐射器，适用于短相干时间成像和无线通信应用。

提出一种采用三线圈变压器的低相位噪声VCO，具有共模谐振扩展和本征差分二次谐波输出。

提出一种采用混合模式ReRAM的非易失性AI边缘处理器，解决能效与计算延迟问题。

提出一种基于STT-MRAM的8位精度近存计算宏，采用系统-电路协同设计解决能效和延迟问题。

提出一种基于耦合锁相环技术的CMOS正交压控振荡器新架构，优化相位噪声和正交误差。

宽带连续时间流水线ADC设计与分析，采用热噪声估计数字重构滤波器抽头，实现高效能转换。

提出一种结合CNN和SNN的互补DNN处理器，实现高效能推理与训练。

提出一种基于锁存器的连续时间伊辛机，用于高效解决组合优化问题。

DynaPlasia是一种基于eDRAM内存计算的可重构空间加速器，通过动态可重构核心架构和新型三模式单元提升能效和面积效率。

提出一种采用DTC控制注入时序的分数N数字MDLL，通过注入误差扰乱和校准技术降低杂散。

2023年IEEE ISSCC会议精选论文特辑，涵盖有线/无线电路、数字电路技术、机器学习加速器等前沿领域。

MARSELLUS是一款异构RISC-V AI-IoT终端SoC，支持DNN加速与高能效计算。

MetaVRain是一款面向移动设备的低功耗神经3D渲染处理器，采用仿生视觉感知架构解决NeRF渲染的高运算强度问题。

MulTCIM是一种基于数字内存计算的Transformer加速器，通过混合稀疏性优化能效。

提出一种支持任意量化的深度学习加速器，具有高效能和多格式数据处理能力。

IEEE JSSC期刊新增副编辑徐洪涛教授，专注于模拟、射频及毫米波电路与无线系统研究。

IEEE JSSC期刊论文分析

薄膜晶体管传感器接口电路实现分布式太阳能模块监测

一款低功耗、高精度的关键词识别芯片，采用28nm CMOS工艺，实现2.91µW功耗和90%准确率。

本文提出了一种基于电荷重分配的高效CMOS湿度传感器，具有低误差和高性能。

一种采用二分搜索辅助两步注入技术的12/13.56MHz晶体振荡器，实现快速低能耗启动。

提出一种低抖动、低分数杂散的分数-N子采样锁相环，采用DAC后消除量化误差技术

本文介绍了一种高速4抽头间接飞行时间CMOS成像器，具有高精度和高速深度成像能力。

一种136GΩ输入阻抗的有源电极电路，用于非接触式生物电位信号检测。

144单元可波束转向太赫兹源阵列，输出功率9.1dBm，频率675GHz。

一种高输入阻抗、宽线性输入范围的16调制器，用于生物医学信号采集。

一款采用DTC辅助斩波放大器的单芯片加速度计，实现超低噪声和偏置不稳定性。

提出一种改进的GaN前端模块架构，提升Wi-Fi 7应用的发射效率。

一款60Gbs PAM-4接收器，采用抖动补偿CDR技术，实现低抖动传输与高带宽容忍。

提出一种双电感阶梯式降压转换器，用于锂离子电池供电的亚伏SoC，实现高效高功率密度。

提出一种四相时间开关电容LDO，具有13ns快速响应和低静态电流。

本文提出了一种集成数字极性发射器，采用单端多尔蒂功率放大器和数字时间转换器，显著提高了功率附加效率。

一种用于小型卫星通信的低功耗抗辐射K a波段CMOS相控阵接收器

提出一种预测和缓解时钟域交叉中亚稳态风险的技术MPAM，显著提升NoC的可靠性和性能。

一种用于导管式3D超声成像的ASIC，实现高帧率和小型化设计。

提出一种四模式结构可重构调节整流器，结合交流-直流调节整流器和直流-直流升压转换器于单级，提高无线能量传输效率。

提出一种抗干扰超低功耗接收器，适用于430MHz ISM频段的物联网应用。

一种采用TM-MOS和动态钳位技术的NMOS LDO，适用于手机应用中的高频负载瞬态。

提出了一种适用于传感器边缘应用的SRAM可重构认知计算矩阵，支持多象限乘法和多种激活函数。

本文提出了一种基于IGZO薄膜晶体管技术的24V高压超声波驱动器，用于触觉反馈，采用新型混合硅/IGZO DLL架构。

设计并实现了一种基于180nm CMOS技术的1Mb RRAM存内计算芯片，采用时间分复用电路和稀疏感知技术，免除了DAC和ADC需求。

22nm FD-SOI工艺下高效宽带毫米波收发前端，适用于5G基站。

采用互补MOS晶体管的V波段高效差分倍频器和D波段四倍频器设计

Priyanka Raina成为IEEE JSSC新副编辑，专注于特定领域加速器架构与电路研究。

提出一种基于电流的带隙电压参考自动校准技术，降低校准成本并提高精度。

TICA技术通过动态感知PVT变化并调整时钟频率，减少超低电压电路中冗余时序裕度。

本文介绍了IEEE固态电路期刊的出版信息及相关组织架构。

提出一种全集成近麦克风关键词检测芯片，功耗低至0.61 µW，适用于物联网设备。

提出一种新型基于混频器的频率倍增器，通过自调节减少开关四极管占空比，实现宽带高效频率倍增。

首款亚太赫兹唤醒接收器，集成加密认证功能，适用于超小型物联网平台

提出一种无需校准的4位电流编程存内计算宏，采用3T1C eDRAM单元，提升能效和精度。

提出一种PVT鲁棒的环形放大器，实现高速无增益校准的12位250 MS/s流水线ADC。

基于三耦合变压器的宽带低噪声放大器，实现增益提升和噪声抵消。

一种小型单链路多输出隔离DC-DC转换器设计，采用微变压器和双控制方案，实现高效能和高功率密度。

提出一种72通道电阻电容传感器接口芯片，采用噪声正交化和焊盘共享技术，实现高效低功耗传感。

一款6位1.1GS/s异步电荷注入SAR ADC，具有7GHz ERBW和PVT容差能力。

提出一种无需外部高压电源的9V耐压堆叠开关电容刺激系统，采用自适应开关控制实现高效刺激。

提出一种无需DTC的分数N BBPLL，采用FIR嵌入式注入锁定振荡器降低量化噪声。

提出一种用于长距离多点多通道神经信号记录的频分收发器SoC，显著降低功耗。

本文介绍了一种135 GHz全集成直接数字16-QAM通信链路。

提出一种具有自泵驱动增强和短周期负电压技术的GaN-on-Si栅极驱动器，显著降低损耗并提升效率。

一款高效集成的锂离子电池供电LED驱动器，峰值效率达96.8%，支持双色混合调光。

首款采用超谐振频率传感技术的三轴MEMS加速度计ASIC，扩展带宽至4kHz和8kHz。

提出了一种基于双DTC辅助时间放大PFD的24-28GHz亚50fs抖动分数N CPPLL。

提出一种基于IGZO工艺的柔性NFC Type-1兼容RFID标签，实现智能包装应用。

首次在28nm FD-SOI CMOS技术中集成双子DAC和主动模拟多路复用器，实现118 GS/s的高采样率。

Amber是一款16nm SoC，集成粗粒度可重构阵列，用于加速密集线性代数应用。

基于全电流处理的面积高效智能温度传感器设计

提出一种无额外环路延迟补偿的20MHz带宽四阶连续时间ΣΔ调制器，采用二阶噪声整形CT-SAR ADC技术。

提出一种新型数字内存计算宏DIMCA，通过近似算术提高面积效率，同时保持计算密度。

EPU是首个专为可解释AI设计的硬件加速器，提升系统性能并减少内存占用。

FreFlex处理器通过稀疏自适应动态频率调制和二维脉动阵列提升卷积和注意力计算的能效和性能。

2023年CICC会议精选论文特刊，涵盖RF、毫米波、硅光子等多个IC设计领域。

IEEE固态电路期刊的编辑和委员会成员信息

提出一种基于反相器的短距离交流耦合收发器，用于硅中介层通信。

一种1024通道数据压缩神经记录芯片，用于高带宽脑机接口。

提出多路径多频率斩波技术，抑制1/f噪声，实现120MHz带宽下122dBFS SFDR的高性能CT 16 ADC。

一种高效能电平交叉ADC，适用于稀疏信号数字化，采用动态自偏置比较器和新型DAC架构。

提出一种高分辨率能效高的二阶高通16位电容数字转换器架构。

22纳米32Mb嵌入式STT-MRAM宏，实现59ns随机读取和74%写入能耗降低。

一款24GHz全双工收发器，采用多种自干扰消除技术，支持宽带线性增强和长延迟扩展。

提出一种3nm FinFET 6T SRAM宏，采用远端预充电和弱位跟踪电路，提升读写速度并扩展工作电压范围。

提出一种3.36微米像素间距的单光子计数图像传感器，实现120dB高动态范围和150帧/秒成像。

4nm FinFET工艺下4.13GHz超高速伪双端口SRAM，采用BL充电时间减少和飞行字线架构。

提出一种采用时间交织子ADC-DAC路径的连续时间流水线ADC，提升带宽和信号消除性能。

一种采用多级级联10位DAC和真直流技术的面积高效显示源驱动IC

一款高动态范围、低相位误差的数字阻抗监测芯片

提出一种18Gb/s单端接收器，结合增益增强型有源电感CTLE和参考选择DFE，优化单端内存接口性能。

首款亚太赫兹全双工相控阵收发器，集成自干扰消除技术，实现高速数据传输。

提出一种用于视觉皮层刺激的无束缚、自由浮动且可单独寻址的无线神经刺激器IC。

提出一种基于1位ΔΣ调制和时间模式调制的数字正交功率放大器，实现高功率回退效率。

一种用于闭环神经调控的无线传感器-脑接口系统，通过神经刺激引导大鼠在水迷宫中导航。

提出一种结合VCO-CTDSM与NS-SAR量化器的混合架构，通过AAF实现高阶噪声传递函数。

提出一种基于变压器优先的离散时间模拟前端，通过输入阻抗提升环路实现超高输入阻抗和低噪声。

提出一种基于增量步进传感的MPPT算法，实现高效能量收集系统。

提出一种相位交错混合降压转换器，缓解电容充电电流并提升效率。

Arvon系统集成FPGA与DSP芯片，实现高性能异构计算。

对同步开关能量收集整流器的表格数据进行了更正。

提出一种利用单电极实现体耦合供电与通信并发的集成电路设计

2023年VLSI技术与电路研讨会特刊介绍，合并后的会议规模创历史新高。

采用180nm高压SOI CMOS工艺实现的全集成230V交流至12V直流转换器，功率密度达9mW/mm²。

介绍超截止晶体管技术和皮瓦级功耗模拟电路模块，应用于无电池光唤醒接收器。

IEEE JSSC期刊由IEEE固态电路学会出版，提供固态电路领域的最新研究成果。

一款10.8-14.5GHz八相12.5%占空比非重叠LO发生器，用于60GHz八路径滤波子采样接收机。

提出一种28nm CMOS双频并发WLAN和窄带发射机，采用片上干扰消除技术提升IoT设备性能。

提出一种四相电流模式滞环控制降压转换器，采用双自适应边界控制解决延迟和失配问题。

90nm SiGe BiCMOS工艺下实现400GHz高效辐射器及OOK收发器，支持多Gb/s无线通信。

提出一种具有抗PVT变化模拟数据路径的CNN处理器，实现高能效和低计算误差。

提出一种高效电感充电开关电容刺激系统，实现92%的充电效率和增强的刺激效果。

采用电感突变技术的毫米波收发前端，实现多频段相控阵收发器的频带切换。

提出一种适用于锂离子电池的三模式非反相升降压混合转换器，峰值效率达97.6%。

提出一种宽带四路并联-串联Doherty功率放大器，支持5G通信的宽带操作和深度功率回退效率提升。

首款低温CMOS 40-Gb/s PAM4有线发射器，用于量子计算数据传输。

一款基于DPLL的192-210GHz快速回锁啁啾信号发生器，具有59dBm峰值输出

基于氮空位中心的量子磁力计四通道BiCMOS发射器设计

高效可重构电容-Σ DC-DC转换器，峰值效率达98.4%

提出一种用于D波段的低损耗无源移相器，实现无需校准的精确相位控制。

提出一种新型双路径自干扰消除方案，支持瓦级功率处理，噪声和线性度表现优异。

展示了一种用于短距离光互连的1310nm相干光接收器，支持56-GBd符号率，能效优异。

基于大面积电子学的单片集成可重构天线，实现高频段波束控制和频率调谐

提出一种用于AMOLED显示的低纹波高效率单电感双极输出转换器。

提出一种功耗低于5mW的CMOS-MEMS单片集成热流传感器SoC，具有高灵敏度和宽线性范围。

本文提出了一种电容隔离DC-DC转换器，通过创新设计实现了高效率、快速瞬态响应和高共模瞬态抗扰度。

提出一种宽带滑动数字中频正交数字发射器，适用于多模多频窄带物联网/蓝牙低功耗应用。

提出一种支持稀疏性和高利用率的存内计算神经网络处理器，能效达9.5 TOPS/W。

28nm CMOS工艺下的超宽带低噪声准循环器设计

提出一种新型三路径四状态（3P4S）混合开关电源转换器，实现高效48V至1V直接转换。

28nm CMOS工艺下设计的非相干100Gbps双波段PAM-4塑料光纤链路

2023年RFIC研讨会精选论文特辑，涵盖射频与毫米波集成电路的前沿技术与应用。

Jane Gu教授成为IEEE JSSC期刊的新副编辑，专注于高速集成电路和系统研究。

比较并行与串行光链路的能效，提出集成蓝光光电探测器的并行光接收机设计。

本文介绍了一种采用频率转换负反馈的多波段直接下变频接收器。

IEEE JSSC期刊由IEEE固态电路学会出版，介绍其组织结构和委员会成员。

一种用于FSO-WDM系统的10Gbps有线接收器，采用线性波特率CDR和模拟均衡器。

提出一种16GHz电荷泵锁相环，用于高效FMCW雷达信号生成。

提出一种新型级联功率放大器设计，在45nm CMOS SOI工艺下实现200GHz高频高功率输出。

提出一种27W无线功率收发器，采用紧凑单级调节Class-E架构，提升系统效率。

提出一种基于PMOS的8T SRAM存内计算宏设计，采用BL电荷共享技术降低DAC和ADC硬件成本。

本文提出了一种基于暗通道先验的盲图像去模糊加速器，显著降低了计算延迟和功耗。

一种低功耗、高动态范围的电流模式直接数字转换器，采用噪声整形三斜率量化器。

65纳米工艺下实现低于10mW功耗的通信测距正交不确定中频IR-UWB收发器

提出一种高效率多相开关电容DC-DC转换器，支持快速动态电压调节，峰值效率达93.4%。

提出一种高效单电感双输出降压转换器，实现持续功率输出并降低电压波动。

提出一种基于占空比的最大功率点跟踪算法，用于压电能量收集的偏置翻转整流器。

一款基于SPAD成像和直接脉冲计算的仿生脉冲视觉芯片，实现高动态范围2D/3D视觉和实时智能处理。

基于双路径变压器的毫米波5G双频段功率放大器设计

提出一种基于单晶振的全集成低成本低噪声时钟管理IC，适用于5G移动设备。

全数字双环路分布式低压差稳压器，采用全局控制器和可扩展本地稳压器，实现高精度和快速瞬态响应。

本文提出一种宽带抗干扰接收器，适用于5G用户设备，具有高选择性和低功耗。

一种多模式157µW语音识别前端系统，通过创新贪婪阻塞矩阵和自动方向误差补偿提升性能。

提出一种基于电容堆叠延迟单元的全双工接收机，实现多域自干扰消除，支持0.5-4GHz宽频带操作。

一种宽带低插入损耗的SP10T开关，采用三种创新拓扑结构实现从直流到18GHz的优异性能。

分析比较五种逻辑架构在a-IGZO TFT技术中的性能与适用性。

提出一种基于1T-MLC ROM的存内计算宏单元，以提高存储密度和能效。

提出双下界滞环控制方法，提升SC DC-DC转换器在IoT应用中的效率和响应速度。

利用模拟SGD监督学习实现GaN功率器件在线自健康监测

提出一种基于双向卷积的181µW超低功耗实时手势识别处理器。

提出一种基于电容耦合的多步累加存内计算SRAM宏，用于4位深度卷积神经网络推理。

IEEE JSSC期刊由IEEE固态电路学会出版，提供固态电路领域的最新研究成果。

提出了一种无毛刺的低压电压检测器，适用于近阈值计算，检测电压低至385mV，功耗217nW，延迟10µs。

一种采用kT/C噪声消除技术和鲁棒输入的小面积高速SAR ADC

一款基于StrongARM锁存比较器和平方取中法的10Gb/s全数字真随机数生成器

一篇关于116-Gb/s PAM4电压模式发射器的IEEE JSSC论文，采用5-nm FinFET工艺实现高效能传输。

本文提出了一种结合MEMS技术和创新光学传感技术的数字光学麦克风，显著降低了系统固有噪声并提高了信噪比。

提出了一种基于DAC的直接数字频率合成器，通过固定权重解码器和三态解码方案提升性能。

一款低功耗高输入阻抗的3D电阻抗断层成像芯片，提升接触阻抗变化下的稳定性。

提出了一种混合两级ADC，结合SAR ADC和ISDM ADC，提升SNDR和功率效率。

首款基于RRAM的存内计算宏单元，专为基因组处理优化。

本文比较了40nm CMOS工艺下SRAM与DRAM在室温至4.2K低温下的性能，提出低温存储器设计指南。

通过检测芯片与PCB间寄生电容变化实现防拆解和防封装攻击的物理不可克隆功能

提出一种基于谐波混频器双反馈和分频反馈的分数N环PLL，实现低相位噪声和抖动。

基于22nm FD-SOI工艺的256kb MRAM存内计算宏，采用差分读出架构解决电源和耦合噪声问题。

采用混合NMOS/PMOS技术的V波段高效线性CMOS功率放大器

一种低复杂度FM-UWB发射器，采用数字重用和模拟堆叠技术

12nm CMOS FinFET工艺下的低功耗高带宽PAM4 VCSEL驱动器，支持64Gb/s数据传输。

提出多参考时钟PLL架构，降低参考相位噪声，实现16.1 fs抖动。

提出一种15位正交数字功率放大器，具有宽效率增强覆盖和高动态功率范围。

提出一种采用三模式电源管理单元的超低功耗物联网SoC，实现自适应功耗-性能调节和最小能耗运行。

提出一种高效十级串联电容24V至1V降压转换器，采用三种技术提升效率和可靠性。

一种采用时域增量技术的8位精度6T SRAM存内计算宏单元，实现高能效MAC运算。

提出一种8T2C像素电路，实现6318 PPI微OLED显示并支持10位Vth补偿。

一种采用高压偏置技术的超低功耗三轴MEMS加速度计，显著提升信噪比并降低功耗。

提出动态自校准可调复制关键路径（DSC-TRCP）方法，结合原位和间接监测优势，降低功耗并提升频率。

设计了一种低功耗高数据速率且无需晶振的全数字IR-UWB发射器，用于高密度神经植入物。

EMBER提出高效多比特RRAM宏设计，优化读写电路并提升存储密度与可靠性。

利用时间交织多路径开关电容电路实现宽带高功率射频自干扰消除的全双工接收机

IEEE JSSC期刊介绍2023年欧洲固态电路会议精选论文，涵盖PLL、电压模式驱动器、声学传感、3D EIT成像系统和节能技术等创新研究。

基于存内计算的k-SAT求解器PRESTO，采用随机神经网络和混合信号电路架构

提出一种新型八相自偏置翻转压电能量收集接口，实现高效能量回收与转换。

16nm异构RISC-V SoC Siracusa，集成MRAM神经引擎，提升XR能效。

IEEE固态电路期刊的编辑和委员会成员信息

提出一种28nm异步脉冲神经网络处理器，通过优化学习算法降低片上学习能耗。

65nm CMOS工艺下实现0.68-THz接收机，采用三次谐波混频技术提升性能。

本文介绍了一种用于经囟门超声检查的可穿戴设备中的125µm间距匹配收发器ASIC。

一种用于生物植入物的13.56MHz单输入双输出无线功率与数据传输系统，采用可重构功率放大器和动态功率分配方案。

提出了一种高效能高分辨率的双残差流水线-SAR ADC，结合噪声整形技术。

提出一种高速帧脉冲宽度调制收发器，通过时域调制方案提高频谱效率。

提出一种28nm浮点存内计算处理器，采用密集-稀疏架构提升能效。

提出一种基于逆变器的64通道低功耗低噪声神经信号记录放大器，采用新型差分OTA设计。

提出一种高效单电感多输出降压转换器，通过非线性控制和混合数字LDO提升性能

提出一种无电池神经记录芯片，通过电导切换被动体通信技术实现5.5厘米植入深度。

一款支持5G及未来的宽带毫米波线性功率放大器，采用异步调谐耦合谐振器电路模型和自适应反馈线性化技术。

一款D波段OOK发射器，在28nm CMOS工艺下实现32Gbps数据速率

提出一种3.3-4.5 GHz分数-N采样锁相环，结合恒定斜率DTC和采样PD，降低噪声和非线性。

提出一种基于事件驱动的多通道电容传感器接口电路，降低功耗和数据负担。

提出一种高功率密度、快速动态电压调节的自平衡电感电流集成电压调节器。

一种高效40.68MHz单级双输出调节整流器，采用ZV开关控制。

提出一种具有高共模瞬态免疫力的GaN-on-SOI栅极驱动器，采用四驱动控制技术降低功耗和栅极振铃效应。

提出一种带相位自校准的数字相位调制相移相控阵发射机，采用40nm CMOS工艺实现高性能。

一款支持23-40GHz自动链路追踪的八单元相控阵收发器，采用40nm CMOS工艺。

提出一种可重构、可扩展的近内存位串行硬件加速器，用于高效求解2-D/3-D偏微分方程。

一种采用共模NRZ和差分PAM-4混合信号实现3比特/符号传输的线缆收发器。

提出一种增强型Class-F双核VCO，采用共模噪声自抵消和隔离技术，降低噪声并提升性能。

提出一种基于正交混合相关法的低功耗超宽带接收机架构，采用模拟相关和时间交错采样技术。

提出一种新型八进制调制技术SNRE-8，通过调制脉冲宽度、位置和幅度提升信噪比。

提出一种距离自适应无线充电系统，支持高速上行数据传输和双输出稳压整流。

提出一种256个灵活处理单元的CMOS Ising机器，用于高效解决复杂组合优化问题。

RoboVisio是一款高效灵活的专用SoC，用于微型机器人自主导航中的视觉任务。

SP-PIM是一种超流水线内存计算加速器，通过局部误差预测提升边缘设备学习效率。

提出一种基于eDRAM的高效能内存计算加速器，通过动态缩放ADC提升信噪比并降低开销。

IEEE JSSC期刊由IEEE固态电路学会出版，介绍其组织结构和委员会成员。

提出一种24V输入的高集成交错电感多步降压混合DC-DC转换器，采用新型拓扑和片上栅极驱动方案，实现高效能和小尺寸。

一款24-30GHz相控阵收发前端，采用130nm BiCMOS工艺，支持5G FR2频段，具有高功率效率和低噪声系数。

提出一种基于双比特6T SRAM的浮点计算内存宏，支持高能效浮点乘加运算。

提出一种28nm能效稀疏神经网络处理器，用于点云应用，支持2-D/3-D统一稀疏卷积。

提出一种消除右半平面零点的混合升压转换器，实现快速瞬态响应和高效率。

一种基于主动串扰消除的2×56 Gb/s PAM-4接收器，能效达0.78 pJ/b。

一种基于亚阈值参考的300µW 24GHz LNA，通过闭环反馈抑制PVT变化

本文提出了一种3 THz CMOS图像传感器，采用列并行读出架构和紧凑的双晶体管像素设计，实现了高灵敏度和带宽。

22nm FinFET工艺下采用DAC极坐标驱动器的50Gbs多载波发射机

一款6至12GHz分数N频率合成器，采用数字技术解决反馈分频器延迟问题。

提出了一种基于存内计算的数字退火处理器，用于高效解决组合优化问题。

提出动态执行神经网络处理器，支持细粒度混合精度训练，提升能效和面积效率。

提出一种多天线射频能量收集系统，通过泄漏抑制和共享缓冲电容实现高效低成本。

提出一种采用多磁耦合和主动源退化技术的模式切换振荡器，实现宽频率调谐和低相位噪声。

一款低功耗紧凑型0.1-5.5GHz LNTA优先接收器，适用于软件定义无线电。

提出一种低功耗高精度开关电容ΔΣ调制器，嵌入5位NSSAR量化器实现稳定三阶噪声传递函数。

22nm FinFET工艺下抗辐射15-22GHz频率合成器设计

提出一种单端阻抗匹配发射器，采用环形振荡器时域ZQ校准，实现低误码率和高效能。

提出一种用于AMOLED显示的单级双极输出调节整流器，具有高效率和低交叉调节特性。

提出一种用于生物医学无线充电的单级双输出调节电压倍增器，具有高效率与快速负载瞬态响应。

提出一种动态范围增强的离散时间ΔΣ调制器，适用于物联网应用，具有高能效和低功耗特性。

一款具有抗故障攻击能力的能效神经网络加速器ASIC。

提出一种新型事件驱动电平交叉ADC，采用自适应时钟方案，显著降低功耗并提升系统兼容性。

本文提出了一种在300K至低温环境下工作的亚1V CMOS电压基准源家族。

130nm SiGe BiCMOS工艺下实现高动态范围HBT N-Path接收器设计

FLEX-CIM提出一种灵活核大小的存内计算架构，提升CNN加速器的能效和吞吐密度。

INTIACC是一种可编程浮点加速器，用于高精度求解多种偏微分方程。

开发首个全集成电子-光子无标记分子传感器，用于实时分子检测。

提出一种时空调制阵列技术，通过CMOS集成电路和封装天线实现物理层安全通信。

提出智能写入算法提升RRAM宏的性能与可靠性

IEEE JSSC期刊由IEEE固态电路学会出版，介绍了其组织结构和委员会成员。

提出了一种超低功耗多模态信号处理SoC，集成DNN引擎和音像信号处理加速器，适用于物联网场景。

一款支持128/256可重构神经元的SNN加速器，实现LIF和IZ神经元模型切换，峰值能效达5.37 TSOPs/W。

提出第四代10nm 16Gb LPDDR5x DRAM的I/O电路和控制方法，实现8.5Gbps低功耗运行。

一种用于无线供电生物医学设备的带分数电容自动调谐环路的主驱动器。

采用SAR辅助DNC技术和MASH结构的高分辨率连续时间ΔΣ调制器

提出一种28GHz混合波束成形发射器，通过空间凹槽转向抑制干扰，提升信号质量。

28纳米36Kb SRAM存内计算引擎，采用0.173µm² 4T1T单元，支持自加载0权重更新。

一款4×112 Gb/s硅光收发芯片组，用于线性驱动共封装光学应用。

提出基于翻转电压跟随器的快速LDO，4ns建立时间，适用于HBM3内存，减少电源抖动。

一款用于脑模式识别的低功耗SVM学习加速器，采用CP-SVM算法和硬件优化，显著提升能效。

提出一种能量复苏谐振调节整流器（ER4），用于无线功率传输系统，实现高效率双输出电压调节。

采用开关gm-C网络的带宽扩展四阶增益提升N路径滤波器，具有高线性度和宽通带特性。

提出一种紧凑型E波段负载调制平衡功率放大器，采用耦合传输线输出网络，显著提高效率和输出功率。

一种用于5G毫米波应用的可重构双频带低噪声放大器，具有高图像抑制比和紧凑尺寸。

一种交叉耦合混合开关电容降压转换器，优化宽电压转换比下的电感平均电流降低。

一款全集成九比率开关电容转换器，适用于物联网应用，具有高功率密度和转换效率。

一款基于28nm CMOS工艺的全集成D波段收发器，支持QPSK和16-QAM调制，具有混合信号基带处理能力。

提出一种高效可调的循环充电浮点放大器，应用于流水线-SAR ADC，实现高能效。

提出一种可编程抖动的数字Bang-Bang锁相环，通过随机抖动监测和自动带宽控制实现目标抖动调节。

一款采用级联PLL拓扑的54至69GHz宽带2T2R FMCW雷达收发器，具有温度补偿技术和高集成度。

便携式宽频CMOS NMR光谱仪，支持多核分子指纹识别

提出一种双频段高线性下变频混频器，适用于5G毫米波非连续多频段操作。

该论文介绍了多位专家在半导体和电路设计领域的职业经历与研究兴趣。

论文提出了一种基于MRAM的卷积神经网络加速器设计，优化了权重加载和卷积计算流程。

提出一种低EMI隔离DC-DC转换器，采用交叉耦合无直通Class-D振荡器和电压串联组合变压器。

Ayaka是一款多功能Transformer加速器，通过低秩估计和异构优化解决计算瓶颈问题。

CIMFormer是一种基于脉动CIM阵列的Transformer加速器，通过令牌剪枝优化注意力计算。

提出一种基于低温CMOS的双量子位零差反射计阵列，采用简并参量放大器提升性能。

采用数字杂散消除技术的多输出分数频率合成器，实现90飞秒抖动和-103dBc杂散性能。

该论文介绍了多位作者在微电子和固态电子学领域的研究背景和兴趣。

提出新型CC-FIA，通过分时充电小电容组替代传统大电容，实现稳定可控的放大器偏置。

本文提出了一种K/Ka波段四元素四波束相控阵收发前端，采用混合封装技术，结合65nm CMOS波束成形器和0.1µm GaAs功率放大器/低噪声放大器。

LOG-CIM处理器通过对数量化提升内存计算能效和密度。

提出一种采用PAM-4调制、数据总线反转和ZQ校准的单端DRAM接口发射机设计，提升能效并降低噪声。

本文展示了一种混合集成的112Gb/s硅光子光收发器，优化功耗并实现紧凑可靠性能。

提出一种采用电容前馈PWM和宽带线性增强技术的D类音频放大器，显著降低失真和噪声。

基于数字PLL的10GHz啁啾信号发生器，采用新型数字预失真算法优化DCO非线性调谐曲线。

本文介绍了一种12-GS/s 12位4×时间交织ADC，采用全局抖动注入技术实现输入无关的时序偏差校准。

提出一种带电荷汇聚相的混合降压转换器，显著降低电感电流和传导损耗。

提出一种高压无滤波器数字输入D类放大器，动态范围达121.7 dB。

一种14位带宽可扩展的传感器接口，采用动态带隙参考和电容偏置浮置逆变放大器技术。

一款采用无源正交前端的高效BLE接收器设计

提出一种新型动态偏置环形放大器，应用于12位400MS/s流水线-SAR ADC，无需偏置校准，具有高增益和低功耗。

一种基于功能复用VCO缓冲器的低抖动快速锁定亚采样锁相环，适用于毫米波频率合成。

提出一种低抖动和低参考杂散的75GHz次谐波注入锁定时钟倍频器

提出一种低功耗线性射频前端，用于兼容802.15.4a/z的IR-UWB接收器，具有高线性度和抗阻塞能力。

一款高性能连续时间流水线ADC，具有低失真和低噪声特性。

一种采用非均匀离散时间FIR滤波器的抗阻塞非均匀子采样接收器，可调谐频率陷波并降低ADC要求。

一种具有嵌入式阻抗/功率传感器的毫米波链式平衡功率放大器，提升线性度和增益稳健性。

一种13.56MHz无线能量传输系统，适用于生物医学植入设备，具有耦合适应性和高效率。

提出一种全集成多米诺缓冲LDO稳压器，具有高频谱范围的高电源抑制比。

提出一种用于5G NR功率放大器的高效包络跟踪电源调制器，结合Class-G线性放大器和SIDIDO转换器技术。

提出一种紧凑型单电感双极输出转换器，用于AMOLED显示，具有高效率和快速瞬态响应。

一种低抖动、小面积且支持快速多变量校准的分数N数字锁相环。

本文提出了一种毫米波四路Doherty功率放大器设计，用于提升5G NR信号的能量效率。

提出一种新型单片开关电容电压调节器，实现高功率密度和高效率。

提出一种宽温范围内低温度系数的子范围电流参考源，无需芯片校准。

提出一种双边对称混合降压-升压转换器，实现高效单模式操作。

一款采用14nm FinFET工艺的高线性度Wi-Fi 7三频双并发收发器，实现了-46.1dB的TX EVM性能。

提出一种基于NPN的高精度CMOS温度传感器，采用β补偿技术，实现±0.1°C的精度。

该论文探讨了PLDO在不同输入条件下的工作原理及其在AB-LA电路中的应用。

提出一种基于双面串并联压电谐振器的混合DC-DC转换器，实现低电压转换比下的高效转换。

论文介绍了三位研究人员的学术背景及研究方向，涉及微型海洋探测机器人、GaN单片功率电子和D类放大器等领域。

VSWR变化影响增益和输出压缩功率，增加设计挑战和功耗。

多位作者在RF设计、测量及医疗成像硬件开发领域的研究背景介绍。

该论文提出了一种采用180nm BCD技术的浮动栅驱动策略，用于多电源开关的集成电路设计。

本文提出了一种在硬开关无源混频器中实现谐波抑制的合成方法。

分析LNA拓扑结构的噪声性能，提出简化假设并比较不同结构的噪声电流。

提出一种基于NPN的高精度温度传感器，具有小面积和低功耗特性。