← 返回 JSSC 论文列表JSSC 2024第4期RF & Wireless40nm
A 24-GHz Full-Duplex Transceiver With Broadband Linearity-Enhanced and Long-Dela
一款24GHz全双工收发器，采用多种自干扰消除技术，支持宽带线性增强和长延迟扩展。
62dB自干扰抑制（120MHz带宽，0-0.28ns延迟扩展），23dB自干扰消除（120MHz带宽，0.4-174ns延迟扩展）
全双工收发器自干扰消除宽带线性长延迟扩展CMOS工艺
▸创新点1：宽带自干扰抑制（系统创新） - 通过集成电平衡双工器（EBD）和调谐阻抗匹配网络（ZBal），结合四阶ZBal设计，显著降低自干扰群延迟，实现120 MHz带宽内62 dB的自干扰抑制，解决了宽带通信中的自干扰问题。
▸创新点2：增强线性度的校准消除器（电路创新） - 采用数字控制电流DAC校准的RF消除器，实现了高达+42 dBm的输入三阶交调点（IIP3），显著提升了系统的线性度，适用于高动态范围场景。
▸创新点3：长延迟扩展自干扰消除能力（方法创新） - 结合混合信号基带消除路径和FPGA，实现了长达174 ns延迟扩展的自干扰消除，在120 MHz带宽内达到23 dB的抑制性能，扩展了全双工系统的应用范围。
▸创新点4：高共模抑制比的电平衡双工器（电路创新） - 通过中心抽头电容（C CT）设计，在几乎不增加面积的情况下实现了超过55 dB的共模抑制比，提升了双工器的性能。
Abstract
A 2.4-GHz full-duplex (FD) transceiver, which
employs multiple self-interference (SI) cancellation techniques,
is presented for future wideband wireless communication. The
proposed FD radio features broadband SI suppression, can-
cellers calibrated for enhanced linearity, and the ability to
cancel long-delay spread SI. A prototype chip is fabricated in
a Taiwan Semiconductor Manufacturing Company’s (TSMC)
40-nm CMOS process and works with a Xilinx RFSoC evaluation
kit to complete the calibration