JSSC 论文库 — ISSCC & JSSC 知识库

年份 YEAR

2025368

2024331

2023306

2022270

2021300

2020291

2019345

2018314

2017281

2016261

2015280

2014290

2013324

2012316

2011308

2010297

2009367

2008322

2007333

2006340

最新收录

JSSC 2025第12期Data ConvertersNeural Network Accelerator

A 12.8-GS/s Time-Interleaved Sub-Sampling ADC Front End With 38-GHz Input Bandwidth and >39-dB SNDR for 1–32 GHz in 22-nm FDSOI

一款128-GS/s时间交织子采样ADC前端，支持38GHz输入带宽，用于Ka波段卫星通信。

22nm FDSOI, 12.8GS/s, 38GHz带宽, 39dB SNDR@32GHz, 87mW功耗

JSSC 2025第12期OtherNeural Network Accelerator

A 14-b Energy-E ﬃcient BW/Power Scalable CTDSM With a Frequency-Controlled

一种14位能效带宽/功率可调的连续时间ΔΣ调制器，适用于物联网传感器接口。

130nm CMOS, 0.9V, 1MHz采样频率, 85dB峰值SNDR, 46nV/√Hz输入噪声密度

JSSC 2025第12期Power ManagementNeural Network Accelerator

A 1.52-W Capacitor-Drop Sigma-Floating-SC AC/DC Converter for Grid Power to IoT Devices

提出一种基于开关电容的非隔离AC-DC转换器，适用于物联网和智能家居设备。

峰值效率81.3%，最大输出功率1.52W，功率密度739mW/cm³

JSSC 2025第12期Clocking & PLLsPLLCrystal Oscillator

A 46-GHz 545-fs rms PLL-XO Co-Design Featuring a Pulse-Injection XO Driver Can L

一种46GHz低抖动PLL-XO协同设计，采用脉冲注入XO驱动技术

4.6GHz, 545fs rms抖动, 7.24mW功耗

JSSC 2025第12期Data ConvertersSAR ADCNeural Network Accelerator

A 72-GS/s 9b Time-Interleaved Pipeline-SAR ADC Achieving 55.3/49.3-dB SFDR at 20-GHz /Nyquist Inputs in 16-nm FinFET

本文介绍了一种72-GS/s 9位时间交错流水线-SAR ADC，在20GHz输入下实现55dB SFDR。

72-GS/s, 9-bit, 393.6 mW, 46.4-dB SNDR, 63.6-dB SFDR

JSSC 2025第12期RF & WirelessNeural Network Accelerator

A 77-GHz Hybrid TDM-MIMO Phased-Array Radar With 186-m Detection Range and 3-cm Range Resolution

本文提出了一种77GHz混合TDM-MIMO相控阵雷达，采用55nm CMOS工艺，实现了186米探测范围和3厘米角分辨率。

55nm CMOS, 77GHz, 186m探测范围, 3cm角分辨率

JSSC 2025第12期Power Management

A Bi-Directional Dual-Path Boost–Buck Hybrid Converter for High-V oltage Power Transmission Delivery Cable in

提出一种双向双路径升压-降压混合转换器，用于人形机器人高压电力传输系统，减少电缆电流和重量。

峰值转换效率96.7%，最大功率传输能力45W

JSSC 2025第12期RF & WirelessVCO

A Blocker-Tolerant Receiver With VCO-Based Non-Uniform Multi-Level Time-Approximation Filter

一种基于VCO的非均匀多级时间近似滤波器毫米波接收器，具有高阻塞容忍度。

28nm CMOS, 0.83mm², 87mW, 65dB最大阻塞抑制, -36dB EVM(无阻塞), -31dB EVM(24dBc阻塞)

JSSC 2025第12期Data ConvertersSAR ADC

A Calibration-Free Pipelined-SAR ADC With Cross-Stage Gain-Mismatch Error Shaping and Inherent

提出一种无需校准的流水线-SAR ADC，采用跨级增益失配误差整形技术

55nm CMOS, 1.2V, 93.3dB SNDR, 156.25kHz带宽, 306.88uW功耗

JSSC 2025第12期OtherCrystal Oscillator

A Compact and Ultra-Low-Power 32-kHz Conduction-Angle-Adaptive

提出了一种超低功耗、紧凑的32kHz晶体振荡器，适用于实时时钟应用。

28nm CMOS, 0.38V, 0.36nW, -20°C to 85°C

JSSC 2025第12期Power Management

A Continuous-Time Capacitance-to-Digital Converter for Floating-Target

一种用于浮动目标位移测量的高性能连续时间电容数字转换器

180nm CMOS, 1.8V, 347µA, >143dB动态范围, <25ppm/°C温度系数

JSSC 2025第12期Data ConvertersSAR ADCDAC

A Cryo-CMOS 800-MS /s 7-bit Charge-Injection SAR ADC With Only 4-fF Input Capacitance and 64-dB SFDR in 40-nm Bulk CMOS

一款低温CMOS 800MS/s 7位电荷注入SAR ADC，输入电容仅4fF。

40nm CMOS, 0.84Vpp, 800MS/s, 6.5K, 2.89mW

JSSC 2025第12期mm-Wave

A D-Band 120-GHz 2-D Scalable 4 × 4 Relay Array With Orthogonally Polarized On-Chip Antennas and In-Front-End Fast 2-D Angle-of-Arrival

D波段120GHz 4×4可重构反射中继阵列，支持非视距通信。

22nm FD-SOI, 5×5mm, 23.6dB增益, 110-125GHz带宽, 360°相位调节

JSSC 2025第12期Digital CircuitsNeural Network Accelerator

A Dual-Input Bidirectional Three-Level Battery Charger Using Coarse-Fine VCF Balancing and Frequency Foldback Control for Foldable

双输入双向三电平电池充电器，支持无线电力共享和高效充电。

峰值充电效率96.8%，最大电压转换比92.9%

JSSC 2025第12期Data ConvertersSAR ADC

A Filter-Embedded Pipe-SAR ADC With Progressive Conversion and Floating Charge T

提出一种嵌入式滤波器的流水线SAR ADC架构，具有高效率和宽带宽特性。

28nm CMOS, 70.1-dB SNDR, 80-MHz带宽, 4.9mW功耗, 172.2dB FoM

JSSC 2025第12期Clocking & PLLsPLL

A Fractional-N Cascaded PLL With MMD-Based Quantization-Error Cancellation

提出一种基于MMD量化误差消除的级联分数-N锁相环，有效抑制量化噪声和带内分数杂散。

65nm CMOS, 82 MHz参考频率, 96 fs RMS抖动, -70.6 dBc带内分数杂散, 21.2 mW功耗, FoM -247.1 dB

JSSC 2025第12期OtherPower Amplifier

A GaN Switchless-Class-G-Doherty-Continuum Power Ampliﬁer With 140%

提出一种基于开关无类G-多尔蒂连续理论的超宽带高效功率放大器设计

36.6–38.6 dBm输出功率, 38%–56%效率, 1.35至7.6 GHz频段, 140%分数带宽

JSSC 2025第12期Power Management

A Hybrid Bidirectional Converter With Always-Half-Inductor Current Using Adaptive Target Current Tracking for USB-to-2-Cell Applications

提出一种新型混合双向转换器，实现始终半电感电流，提升USB至双电池双向功率传输效率。

180nm CMOS, 4.7µH电感, 峰值效率97.4%（正向模式）和97%（OTG模式）

JSSC 2025第12期Power ManagementNeural Network Accelerator

A Low-EMI, High-DR Class-D Audio Ampliﬁer With Double-Sided V oltage-Boosting Modulation Jhuang-Wei Cyue

本文提出一种采用双面电压提升调制的数字输入D类音频放大器，具有高动态范围和低电磁干扰。

动态范围121.3 dB，峰值信噪比115 dB，总谐波失真加噪声0.0019%，最大输出功率1.6 W，峰值功率效率87.2%

JSSC 2025第12期Clocking & PLLsDelta-Sigma ADCPLL

A Low-Jitter Fractional- N Digital PLL Using a Quantization-Error-Compensating B

提出一种采用量化误差补偿技术的低抖动分数-N数字锁相环

40nm CMOS, 14.4mW, 64fs rms抖动, -62.8dBc杂散

JSSC 2025第12期Clocking & PLLsPLL

A Low-Noise Digital PLL With an Adaptive Common-Mode Resonance Tuning Technique for V oltage-Biased Oscillators

提出一种采用自适应共模谐振调谐技术的低噪声数字PLL，优化相位噪声性能。

45.9 fs抖动，-257 dB功率-抖动优值，-146.6 dBc/Hz @10MHz偏移，4.75GHz载波

JSSC 2025第12期RF & Wireless

A Millimeter-Wave Direct Digital Transmitter Using Multiphase Subharmonic Switching PA

一种采用多相次谐波开关技术的毫米波直接数字发射机，实现高效率和宽信号带宽。

24 GHz, 19.2-dBm峰值输出功率, 38.3%峰值功率附加效率

JSSC 2025第12期RF & Wireless

A Shoot-Through-Free 180-MHz Isolated Converter With PG-Downsized PA for Low EMI

一种180MHz低EMI隔离转换器，采用PG缩放的D类功率放大器，有效消除偶极子辐射并防止直通电流。

45.3%峰值效率，1W最大输出功率，符合CISPR-32 Class-B标准

JSSC 2025第12期RF & WirelessPower Amplifier

A Symbol-Based Power-Tracking Supply Modulator Integrated With a 28-GHz CMOS PA

提出一种基于符号功率追踪的电源调制器与28GHz CMOS PA集成方案，提升5G NR FR2频段能效。

28nm CMOS, 400MHz 5G FR2 64QAM信号支持, 20ns/V转换速度

JSSC 2025第12期Power ManagementEnergy Harvesting

A Synchronous Piezoelectric–Electromagnetic Hybrid Energy Harvesting Platform With Coil-Sharing Scheme Yuchen Wei

提出一种无电感、无电容的压电-电磁混合能量收集平台，实现全集成系统。

1.8V和5V双稳压输出，最大输出功率2.72mW，峰值效率90%

JSSC 2025第12期OtherNeural Network Accelerator

A Trimming-Free 3-in-1 Multi-Mode Passive Switched-Capacitor Ampliﬁer With an Absolute Logarithmic Error of 0.5 dB up to 200

一种无需校准的3合1多模式被动开关电容放大器，具有自动增益控制和对数增益功能。

总增益9.5–85.5 dB，输入参考噪声4.7 µVrms，带宽136 kHz

JSSC 2025第12期Power Management

A Two-Stage 12–1-V Converter Featuring Regulated Resonant SC Regulators and Collaborative Control Scheme Shengdao Ren, Student Member , IEEE, Yukan Du, Student Member , IEEE

提出一种采用谐振开关电容调节器的两级转换器，提升数据中心电源效率和功率密度。

峰值效率89.3%，12:1-V转换，4-A/20-ns负载电流阶跃

JSSC 2025第12期RF & WirelessDelta-Sigma ADCNeural Network Accelerator

CORDIC-Less Digital Polar Transmitter Architecture Based on Delta-Sigma Modulator

提出一种基于Delta-Sigma调制器的无CORDIC数字极坐标发射机架构，提升功率效率和线性度。

65nm CMOS, 33.5%峰值功率附加效率, 24.2-dBm输出功率, 50-MSymbol/s 256-QAM

JSSC 2025第12期Other

Design of G-Band Watt-Level GaN Power Ampliﬁer With Multiband Large-Signal Impedance Correction and Circuit-Package Co-Design Technique Weibo Wang, Zhe Li, Kai Li , Haifeng Cheng , Fangjin Guo

设计了一种G波段瓦特级氮化镓功率放大器，采用多频段大信号阻抗校正技术

216 GHz时输出功率100 mW，功率密度超过1.35 W/mm

JSSC 2025第12期Data ConvertersSAR ADC

Erratum Erratum to “A 7-bit 1.15-GS/s 2.6-bit/Cycle Asynchronous SAR ADC Using Comparator Decision Skip Technique With Background Oﬀset Calibration”

论文更正了异步SAR ADC中ENOB和FoMw的计算方法，采用SNDR公式以确保一致性。

7-bit, 115-GSs, 26-bitCycle

JSSC 2025第12期Other

Guest Editorial Introduction to the Special Section on the 2025 IEEE International Solid-State Circuits Conference (ISSCC)

2025年IEEE ISSCC会议精选文章展示固态电路与SoC创新。

无

JSSC 2025第12期Other

New Associate Editor I

Kaiyuan Yang博士成为IEEE JSSC期刊新副编辑，专注于低功耗集成电路和生物电子植入物设计。

无

JSSC 2025第12期Power Management

SLiMDO: A Single-Link Multi-Domain-Output Isolated DC–DC Converter With Passive Magnetic Flux Sharing for Local Energy Distribution and Rx Behavior Sensing-Based Global

介绍了一种小型单链路多域输出隔离DC-DC转换器设计，通过被动磁通共享实现自动能量分配。

0.18-µm CMOS, 3.3-V I/O, 62.6% peak efficiency at ~600 mW, 1.13-W max power

JSSC 2025第12期Other

The IEEE J OURNAL OF SOLID -STATE CIRCUITS is published by the IEEE Solid-State

IEEE JSSC期刊论文的编辑和委员会成员信息

无关键性能指标

JSSC 2025第11期RF & WirelessPower AmplifierNeural Network Accelerator

A 200-GHz Modulable Transceiver With 35-dB Tx On–Off Isolation and 16-Gb/s Code Rate for MIMO Radar in 130-nm SiGe Process

本文介绍了一种用于MIMO雷达应用的200GHz可调制收发芯片组，具有高隔离度和宽带性能。

3-dB饱和功率带宽52 GHz，最大输出功率10.5 dBm，转换增益24 dB，单边带噪声系数12 dB

JSSC 2025第11期Data ConvertersDAC

A 2 Time-Interleaved 4-GSs 14-Bit DAC With On-Chip Calibration of Interleaving N

一种带片上校准的2×时间交织14位4GS/s DAC，通过两步校准提升SFDR至61dB。

14-bit 4-GS/s, SFDR ≥ 61dB@第一奈奎斯特区

JSSC 2025第11期Other

A 384-Site Chip Platform for Biochemical Applications With Individual Site Precision Temperature Control Michael Coln

一种具有384个独立温控反应位点的芯片平台，用于生物化学应用，实现高精度温度控制。

温度范围25°C–125°C，热串扰低于±0.12°C

JSSC 2025第11期OtherNeural Network AcceleratorBiosignal

A 46 µW 133-VPP Common-Mode Interference-Tolerant Biopotential Ampliﬁer for Two-

一种针对两电极系统的生物电位放大器，能耐受130Vpp共模干扰并仅消耗46µW。

110nm CMOS, 1-1.5V供电, 4.6µW/通道, 130Vpp CMI耐受

JSSC 2025第11期Data ConvertersDAC

A 470-µW, 102.6-dB DR, 20-kHz BW Calibration-Free ΔΣ Modulator With SFDR in Excess of 110 dBc Using an Intrinsically Linear 13-Level DAC Matteo Dalla Longa

首款无需校准或动态元件匹配的13级DAC ΔΣ调制器，SFDR超过110 dBc。

1.8V, 470µW, 102.6dB DR, 100.7dB SNDR, 20kHz BW

JSSC 2025第11期RF & WirelessPAM-4

A 56-Gbs PAM-4 VCSEL Transmitter With Piecewise Compensation Scheme in 40-nm CMO

本文提出了一种用于VCSEL的四电平脉冲幅度调制发射机，采用分段补偿方案解决非线性问题。

56-Gb/s PAM-4, 2.05 pJ/b

JSSC 2025第11期Data ConvertersCMOS Image Sensor

A 5.94-µm Pixel-Pitch 25.2-Mpixel 120-Frames /s Full-Frame Global Shutter CMOS Image Sensor With Pixel-Parallel 14-bit ADC

一款5.94微米像素间距、2520万像素、120帧/秒全帧全局快门CMOS图像传感器，采用像素并行ADC技术。

14-bit分辨率，75.5dB动态范围，120帧/秒，1545mW功耗

JSSC 2025第11期Other

A 62–92-GHz 12.4% Efficiency Harmonics-Recycling CMOS Frequency Quadrupler Using Amplitude–Phase

本文提出了一种谐波回收频率四倍器，实现了高效率、宽带宽和大输出功率。

40-nm CMOS, 12.4% peak efficiency, 11 dBm peak output power at 73 GHz

JSSC 2025第11期Clocking & PLLsPLLRadar

A CMOS 49–63-GHz Phase-Locked Stepped-Chirp FMCW

一款采用22nm FD-SOI工艺的49-63 GHz双PLL锁相步进调频连续波雷达收发器

EIRP 9dBm, PN -101.09dBc/Hz@1MHz, RX NF 10dB, 测距5m, 分辨率1.4cm

JSSC 2025第11期Analog CircuitsNeural Network AcceleratorBandgap Reference

A Chopping-Free Single-Trim Bandgap Reference Using Amplifier With PTAT Offset H

提出一种无需斩波且单次修调的带隙基准电路，利用PTAT偏移放大器提高精度。

3–8 ppm/°C (-55°C~125°C), 1.5 µVrms噪声(0.1–10 Hz), 590 µA电流, 0.55 mm²面积

JSSC 2025第11期Clocking & PLLs

A Low-Spur and Low-Jitter Fractional Output Divider With Self-Adaption Frequency Filtering Technique Yumeng Yang

提出一种具有自适应频率滤波的低杂散低抖动分数输出分频器，用于DTC增益和INL背景校准。

28nm CMOS, 0.084 mm², 10-300 MHz, -80 dBc

JSSC 2025第11期RF & Wireless

A One-Step-Packaged CMOS /Microﬂuidics Wireless Bio-Analyzer for Point-of-Care Diagnostics Yan-Ting Hsiao , Ya-Chen Tsai , Wei Foo , Hung-Yu Hou, Yun-Chun Su , Shu-Yan Chuang, and Jun-Chau Chien

基于近场电感耦合的无线CMOS微流控生物分析器，用于即时诊断

180nm CMOS, 2.5V, 2mA, 0.24pArms噪声, 128.8dB动态范围

JSSC 2025第11期Data ConvertersNeural Interface

A Scalable 1024-Channel Ultra-Low-Power Spike Sorting Chip With Event-Driven Detection and

一款1024通道超低功耗尖峰排序芯片，用于大规模神经记录。

0.00029-mm²/channel, 74-nW/channel, 1000×数据压缩

JSSC 2025第11期RF & Wireless

A Sub-7-GHz Linear Receiver for 5G Local Area Base Station

一款用于5G局域基站应用的亚7GHz线性接收器，具有高线性度和低噪声系数。

40nm CMOS, 1.3V, 0.4-7.3GHz, 105-195mW, OIP3 27-38dBm, NF 3.2-5.8dB

JSSC 2025第11期Analog CircuitsNeural Interface

A TDMA Neural Recording SoC With IIR-RLS Adaptive Filters for 83.4 dB Artifact Suppression Across 256 Channels

一款采用IIR-RLS自适应滤波器的TDMA神经记录SoC，实现83.4 dB刺激伪迹抑制

65nm CMOS, 4.9/4.8 µVrms噪声, 5.8 µW功耗

JSSC 2025第11期RF & Wireless

A Wireless Power and Data Transfer System for Medical Implants Using a Miniaturized Inductive Link With Frequency-Splitting Enhancement

提出一种基于频率分裂增强的无线能量与数据传输系统，用于医疗植入设备，实现高效能量传输与高速数据通信。

60.2% PTE, 43.4mW PDL, 1Mb/s DR

JSSC 2025第11期Other

An 8.62-µW 75-dB DR SoC Fully Integrated SoC for Spoken

一款超低功耗全集成语音理解SoC，具备75dB动态范围和92.9%识别准确率

65nm CMOS, 8.62µW功耗, 2.23mm²面积, 93dB DR, 92.9%准确率

JSSC 2025第11期RF & WirelessTransceiver

An 8671875-GHz RF Transceiver for 578125-Gbs Plastic Waveguide Links With a CDR-

一款86.71875GHz RF收发器IC，采用CDR辅助载波同步技术，实现57.8125Gb/s PAM-4数据传输。

28nm CMOS, 57.8125Gb/s PAM-4, 1.5m波导传输, 3.5pJ/b/m能效比

JSSC 2025第11期Other

An Adhesive Interposer-Based Reconfigurable Multi-Sensor Patch Interface With On-Chip Quantized Time-Domain Feature

一种基于粘性插层的可重构多传感器贴片接口，集成了片上量化时域特征提取功能。

未明确提及具体性能指标

JSSC 2025第11期Other

An Analog Neuromorphic On-Chip Training System With IGZO TFT-Based 6T1C

提出基于IGZO TFT的6T1C突触结构，实现模拟神经形态芯片上的训练系统。

367个离散状态，8.95位ENOB，MNIST准确率97.1%

JSSC 2025第11期Image Sensors

An Area and Power E ﬃcient Source Driver IC With Multi-Line Sensing Real-Time Pixel Compensation for OLED Displays

提出一种面积和功耗优化的源驱动IC，支持实时像素补偿和可变刷新率。

250nm CMOS, 5.17 LSB电流误差(1LSB=0.59nA), 4442.8μm²面积, 13.3mW功耗

JSSC 2025第11期Image Sensors

An Indirect ToF Sensor With In-Pixel Adaptive 16-Scheme for Background Light Rejection and Floating Diffusion

提出一种自适应16方案间接飞行时间传感器，有效抑制背景光并降低噪声。

160×120分辨率，0.3-2.9m测距范围，<2.7%深度噪声，<2.1%非线性，30fps@50MHz调制频率

JSSC 2025第11期RF & WirelessSAR ADC

Compressive Sensing Photoacoustic Imaging Receiver With Matrix-Vector-Multiplication SAR ADC

本文提出了一种用于可穿戴光声成像设备的压缩感知接收器，通过硬件嵌入压缩感知技术显著降低数据量。

57.5 dB SNDR at 20.41 MS/s, 3.5 nV/(Hz)^1/2 input-referred noise, 5.83 mW/channel

JSSC 2025第11期Other

Daedalus: A Physics-Inspired Mixed-Signal Optimization Engine With Dynamic Continuous-Time Injection for Solving 3-SAT Problems

Daedalus：一种基于物理启发的混合信号优化引擎，用于高效解决3-SAT问题。

28nm CMOS, 1.6µs/31.7µs求解时间, 7.8nJ/268.9nJ能耗

JSSC 2025第11期OtherNeural Network Accelerator

Design and Analysis of Ka-Band Variable-Gain Phase Shifter With Impedance-Invariant Vector Modulation Qingzhe Zhang , Student Member , IEEE, Yi Lai, Student Member , IEEE

提出一种Ka波段阻抗不变可变增益移相器，实现高精度相位和幅度控制。

7-bit相位分辨率(360°), 4-bit增益调节(7.5dB动态范围), 0.33°/0.10dB rms误差(移相模式), 0.23°/0.08dB rms误差(VGA模式), 7.4-12.2mW功耗

JSSC 2025第11期RF & Wireless

Fully Analog, Multi-Lag, RF Correlators for Code-Domain Radars Using

提出一种全模拟、无乘法器的射频相关器，用于高能效雷达应用。

22nm SOI-CMOS, 4GS/s, 256×256相关, >8bit精度, 1000 1b-TOPS/W, 1.3 1b-TOPS/mm²

按年份或分类浏览查看更多