JSSC 年份

2025

368 篇期刊论文

JSSC 2025第1期Power ManagementLDO
A 05 1 V Time Voltage Hybrid Domain Dual Loop Analog LDO
提出一种0.51V时压混合域双环模拟LDO，具有宽带宽特性。
0.51V, 宽带宽
JSSC 2025第1期RF & WirelessDAC
A 092 pJ b PAM 4 and 061 pJ b PAM 6 224 Gb s DAC Based Transmitter in 3 nm FinF
该论文介绍了一种基于3nm FinFET工艺的224Gb/s DAC发射器，支持PAM4和PAM6调制。
224 Gb/s, 0.92 pJ/b (PAM4), 0.61 pJ/b (PAM6)
JSSC 2025第1期Data ConvertersSAR ADC
A 12 bit 15 GS s Single Channel Pipelined SAR ADC With a Pipelined
一篇关于12位15GS/s单通道流水线SAR ADC设计的JSSC论文
12 bit, 15 GS/s
JSSC 2025第1期MemoryEqualizerDRAM
A 16 Gb 37 Gb s GDDR7 DRAM With PAM3 Optimized TRX Equalization and ZQ Calibrat
一篇关于16Gb 37Gb/s GDDR7 DRAM的论文，重点介绍了PAM3优化的TRX均衡和ZQ校准技术。
16Gb, 37Gb/s
JSSC 2025第1期Other
A 200 256 GS s Current Mode 4 Way Interleaved Sampling Front End With Over 67 G
提出一种200GS/s电流模式四路交织采样前端，性能超过67GHz。
200GS/s, 67GHz
JSSC 2025第1期RF & Wireless
A 224 Gb s 3 pJ bit 40 dB Insertion Loss Transceiver in 3 nm FinFET CMOS
3nm FinFET CMOS工艺下实现224Gb/s、3pJ/bit、40dB插入损耗的收发器
224Gb/s, 3pJ/bit, 40dB插入损耗
JSSC 2025第1期Data Converters
A 22 nm Floating Point ReRAM Compute in Memory Macro Using Residue Shared ADC f
22纳米工艺下采用残差共享ADC的浮点ReRAM存内计算宏
22nm CMOS, 浮点运算, ReRAM存内计算
JSSC 2025第1期Memory
A 28 nm 199 to 2585 TOPS W 8b Digital Computing in Memory
28纳米工艺下实现199至2585 TOPS/W的8位数字存内计算处理器
28nm CMOS, 199 to 2585 TOPS/W, 8b precision
JSSC 2025第1期Digital Circuits
A 28 nm 288 TOPS W Attention Based NN Processor With Correlative CIM
28纳米工艺下基于注意力机制的神经网络处理器，支持288 TOPS算力
28nm CMOS, 288 TOPS
JSSC 2025第1期Other
A 3 nm FinFET 43 GHz 211 Mb mm2 Double Pumping 1 Read and 1 Write Psuedo 2 Port
一篇关于3nm FinFET工艺下43GHz 211Mb/mm²双泵伪双端口存储器的JSSC论文。
3nm FinFET, 43GHz, 211Mb/mm²
JSSC 2025第1期Digital Circuits
A 469 TOPS W Training 234 J Image Inference On Chip Training Accelerator With I
一款高性能芯片训练加速器，支持469 TOPS/W训练和234 J图像推理
469 TOPS/W训练, 234 J图像推理
JSSC 2025第1期RF & Wireless
A 64 Gb s pin Single Ended PAM 4 Transmitter With a Merged
一款采用合并预加重电容技术的64Gb/s单端PAM4发射器
64Gb/s
JSSC 2025第1期Other
A 907 nW Vibration Based Condition Monitoring Chip Featuring a
一款功耗仅907nW的振动状态监测芯片，集成数字计算功能。
907nW
JSSC 2025第1期Power Management
A Fast SIMO Converter for Command Directed IoT Nodes
一种用于指令导向物联网节点的快速SIMO转换器，采用状态驱动优先级
无
JSSC 2025第1期Other
A Monolithic 105 W mm2 600 MHz Top Metal and C4 Planar
该论文提出了一种基于顶层金属和C4平面螺旋电感的单片105 W/mm²、600 MHz电感器设计。
105 W/mm², 600 MHz
JSSC 2025第1期Other
A Proactive Droop Mitigation Technique Using
采用双比例微分控制的主动下垂缓解技术
无
JSSC 2025第1期MemoryEmerging Memory
An Edge Accelerator With 5 MB of 0256 pJ bit Embedded RRAM and a Localization S
一款集成5MB RRAM的边缘加速器，具备低功耗和高性能特性。
0256 pJ/bit, 5MB RRAM
JSSC 2025第1期Digital Circuits
An Energy Efficient Processor for Real Time Semantic LiDAR SLAM in
一种用于移动机器人实时语义LiDAR SLAM的能效处理器
28nm CMOS, 1.2V, 100MS/s
JSSC 2025第1期Memory
An Integer Floating Point Dual Mode Gain Cell Computing in Memory Macro for Adv
一篇关于IEEE JSSC期刊论文的分析，标题为'An Integer Floating Point Dual Mode Gain Cell Computing in Memory Macro for Adv'
关键性能指标（如：28nm CMOS, 1.2V, 100MS/s）
JSSC 2025第1期Clocking & PLLsPLL
An Ultra Low Voltage Bias Current Free Fractional N Hybrid PLL With
提出了一种超低压无偏置电流的分数N混合PLL，采用电压调制技术。
无
JSSC 2025第1期Other
Design Agnostic Distributed Timing Fault Injection Monitor With End to
设计无关的分布式时序故障注入监测器，支持端到端设计
无
JSSC 2025第1期Digital Circuits
Energy Efficient Flexible RNS CKKS Processor for FHE Based Privacy Preserving C
一种基于灵活RNS CKKS架构的高效能全同态加密隐私保护处理器。
无
JSSC 2025第1期Digital Circuits
Mobile PBR A 28 nm Energy Efficient Rendering Processor for
一款28纳米工艺的高能效渲染处理器，用于实现逼真增强现实效果。
28nm CMOS
JSSC 2025第1期Other
NeuGPU An Energy Efficient Neural Graphics Processing Unit for
NeuGPU是一种高效能的神经图形处理单元，用于即时建模。
无
JSSC 2025第1期MemorySRAM
PICO RAM A PVT Insensitive Analog Compute In Memory SRAM Macro
该论文提出了一种PVT不敏感的模拟计算内存SRAM宏单元PICO RAM，支持原位乘法运算。
无
JSSC 2025第1期Other
Planar 200 GHz
本文介绍了一种平面200 GHz收发器模块的设计与实现。
200 GHz
JSSC 2025第1期Other
Power Limited Inference Performance Optimization Using a Software
无摘要提供，无法生成概要
无
JSSC 2025第1期Other
Table of Contents
无摘要
无
JSSC 2025第1期Analog Circuits
Ultrawideband Distributed Amplifier With
采用正反馈和堆内耦合技术的超宽带分布式放大器设计
无
JSSC 2025第2期RF & Wireless
100 112 Gb s 16 Vppd PAM 8 Transmitters With High Swing 3 1 Hybrid FFE Taps in
一款支持100/112 Gb/s PAM8信号传输的高摆幅16Vppd发射机，采用3+1混合FFE抽头技术
100/112 Gb/s, 16Vppd
JSSC 2025第2期Clocking & PLLs
A 1224 GHz MDLL With a 102 Multiplication Factor Using a
提出一种基于电源门控的1224 GHz MDLL，实现102倍乘法因子。
1224 GHz, 102倍乘法因子
JSSC 2025第2期Other
A 12 nm High Density Energy Efficient 1 Mb 2R2W Scratchpad With Local Blocks fo
12纳米工艺下高密度能效1Mb 2R2W Scratchpad存储器设计
12nm CMOS, 1Mb容量, 2R2W架构
JSSC 2025第2期Other
A 176 mW 355 fps Electrical Impedance Tomography System With a Simple Time to D
一款低功耗高帧率的电阻抗成像系统
176 mW, 355 fps
JSSC 2025第2期Other
A 18 V GPIO With Design Technology Reliability Co Optimization in Sub 3 nm GAA
一篇关于在3纳米以下GAA技术中优化18V GPIO设计与可靠性的JSSC论文
18V GPIO
JSSC 2025第2期Data ConvertersSAR ADC
A 1 GS s 11 b Time Interleaved SAR ADC With
提出一种1 GS/s 11位时间交织SAR ADC，具备鲁棒快速准确自相关功能。
1 GS/s, 11-bit
JSSC 2025第2期Analog Circuits
A 230 NEF Split Steering Amplifier for Switched Capacitor Circuits With 142 dB
一款用于开关电容电路的230 NEF分离转向放大器，具有142 dB性能
230 NEF, 142 dB
JSSC 2025第2期RF & WirelessPhased Array
A 26 28 39 GHz Reconfigurable Phased Array Receiver Front End
一款支持26-39GHz可重构相控阵接收前端，内置校准功能。
26-39GHz, 1.2V, 28nm CMOS
JSSC 2025第2期Data Converters
A 2 GS s Time Interleaved ADC With Embedded Background Calibrations and a Novel
提出一种2 GS/s时间交织ADC，嵌入背景校准和新颖设计。
2 GS/s
JSSC 2025第2期Data Converters
A 4 bit RFDAC Based FMCW Modulator for
一篇关于基于4位RFDAC的汽车雷达FMCW调制器的IEEE JSSC论文
无
JSSC 2025第2期Image SensorsCMOS Image Sensor
A 60 Frames s CMOS Image Sensor With Pixelwise Conversion Gain Modulation and S
一款具有像素级转换增益调制功能的60帧每秒CMOS图像传感器
60 Frames/s
JSSC 2025第2期Clocking & PLLsPLL
A Digital PLL Based Quadrature Clock Generator for a
一种基于数字PLL的低功耗低抖动正交时钟发生器
无
JSSC 2025第2期Other
A Double Pulse Overlapping Laser Diode Driver With Minimum 100 ps Pulse for LiD
一种用于LiD的最小100 ps脉冲双脉冲重叠激光二极管驱动器
100 ps脉冲宽度
JSSC 2025第2期MemorySRAM
A Multiply Less Approximate SRAM Compute In Memory Macro for Neural
一种用于神经网络推理的近似计算SRAM内存计算宏单元设计
无
JSSC 2025第2期Other
A PNP Based Temperature Sensor With Continuous Time Readout and 01 C 3 Inaccura
基于PNP的连续时间读出温度传感器，精度达0.1°C。
0.1°C inaccuracy
JSSC 2025第2期Data ConvertersPipeline ADC
A Single Channel 12 b 2 GS s PVT Robust Pipelined ADC
一种采用坚固环形放大器的单通道12位2GS/s PVT鲁棒流水线ADC
12位, 2GS/s
JSSC 2025第2期Clocking & PLLsVCO
A Transformer Based Series Resonance CMOS VCO
一种基于变压器的串联谐振CMOS压控振荡器设计
无
JSSC 2025第2期Other
A VCF Step Reconfigurable Continuously Scalable
一种可重构连续可调转换比的开关电容转换器
无
JSSC 2025第2期RF & Wireless
A V Band 2 Gb s 65 dBm Low Power Transmitter in CMOS With On Chip Antenna and C
本文介绍了一种V波段2Gb/s、65dBm低功耗CMOS发射器，集成片上天线。
V波段, 2Gb/s, 65dBm
JSSC 2025第2期Other
A nA Range Area Efficient Sub 100 ppm C Peaking
提出一种nA级高效面积、低于100 ppm C的峰值电流参考电路。
nA级电流, 低于100 ppm C
JSSC 2025第2期RF & Wireless
An 80 Gb s pin Single Ended Voltage Mode PAM 4 Transmitter With a
一款80 Gb/s单端电压模式PAM4发射器，采用脉宽预加重技术
80 Gb/s
JSSC 2025第2期Other
An Energy Efficient High Resolution kT C Noise Canceled Pipelined SAR Capacitan
一篇关于高分辨率kT C噪声消除流水线SAR电容的能效优化的JSSC论文
无
JSSC 2025第2期Data Converters
An Intrinsically Linear Multi Rate Continuous Time Zoom ADC Achieving 974 dB DR
提出一种实现974 dB动态范围的多速率连续时间Zoom ADC。
974 dB DR
JSSC 2025第2期Other
Analysis and Design of a Low Loss 1 10 GHz Capacitive Stacking N Path
分析与设计一种低损耗1-10 GHz电容堆叠N路径滤波器
1-10 GHz, 低损耗
JSSC 2025第2期Other
Background Noise and Process Variation Tolerant
提出一种抗背景噪声和工艺变化的亚微瓦级关键词检测技术
28nm CMOS, 1.2V, 100MS/s
JSSC 2025第2期Other
CV CIM A Hybrid Domain Xor Derived Similarity Aware Computation in
该论文提出了一种混合域异或派生相似性内存计算技术
无
JSSC 2025第2期Digital Circuits
DAP A 507 GMACs J 256 Core Domain Adaptive Processor for
一款用于无线通信的507 GMACs、256核域自适应处理器
507 GMACs, 256 Core
JSSC 2025第2期Other
Mixed Order Correlated Dual Loop Sturdy MASH CT
提出一种混合阶相关双环稳健MASH连续时间调制器，采用分布式符号技术。
无
JSSC 2025第2期Other
PAICORE A 19 Million Neuron 5181 TSOPS W Digital
PAICORE是一款拥有1900万神经元和5181 TSOPS性能的数字神经形态处理器。
19 Million Neurons, 5181 TSOPS
JSSC 2025第2期Other
Table of Contents
无摘要
无
JSSC 2025第2期Memory
TensorCIM Digital Computing in Memory Tensor Processor
该论文提出了一种基于多芯片模块的内存张量处理器TensorCIM，用于数字计算。
无
JSSC 2025第3期Digital CircuitsNeural Network Accelerator
A1 . 8 - G Input-Impedance 0.15-μV Input-Referred- Ripple Chopper Amplifier With Local Positive Feedback and SAR-Assisted
提出一种采用局部正反馈环的斩波放大器，实现高输入阻抗和低输入纹波。
0.18μm CMOS, 5V供电, 1.07mA电流, 1.8GΩ输入阻抗, 0.15μV输入纹波
JSSC 2025第3期Other
AAD-KWS: A Sub- μW Keyword Spotting Chip With an Acoustic Activity Detector Embedded in MFCC and a Tunable Detection Window in 28-nm CMOS
提出一种亚微瓦级关键词检测芯片，集成声学活动检测器以降低功耗并提高准确性。
28nm CMOS, 0.4V供电, MFCC 8kHz/其他200kHz, 0.36μW(静默)/0.8μW(正常)
JSSC 2025第3期Power Management
A 0.5-ms 47.5-nJ Resistor-to-Digital Converter for Resistive BTEX Sensor Achieving 0.1-to-5 ppb Resolution Y
一种用于BTEX气体检测的高能效电阻-数字转换器，实现0.5ms测量时间和47.5nJ能耗。
18.8-bit分辨率，20kΩ-500kΩ量程，0.5ms测量时间，95μW@1.5V
JSSC 2025第3期Wireline I/O
A 112-Gb/s − 8.2-dBm Sensitivity 4-PAM Linear TIA in 16-nm CMOS With Co-Packaged Photodiodes
16nm FinFET CMOS工艺下112Gb/s 4-PAM线性TIA，支持下一代数据中心光接收器。
63-dBΩ增益, 32-GHz带宽, 16.9 pA/√Hz噪声密度, 0.9V供电, 47mW功耗
JSSC 2025第3期Data ConvertersSAR ADC
A 13b 600-675MS/s Tri-State Pipelined-SAR ADC With Inverter-Based Open-Loop Residue Amplifier
一款采用三态SAR逻辑和开环逆变器残差放大器的13位高速ADC
40nm CMOS, 1.1-1.2V, 600-675MS/s, 62.4dB SNDR, 7.05mW
JSSC 2025第3期Clocking & PLLsPLLVCO
A 16-GHz DPLL Using Feedforward Phase-Error Cancellation
提出一种采用前馈相位误差消除技术的16GHz数字锁相环，显著改善相位噪声性能。
40nm CMOS, 1.1V, 5mW, 788fs抖动(1kHz-100MHz), -57.84dBc参考杂散
JSSC 2025第3期OtherSAR ADCDelta-Sigma ADC
A 20-μs Turn-On Time, 24-kHz Resolution, 1.5–100-MHz Digitally Programmable Temperature-Compensated
一种基于快速锁定频率锁定环(FLL)和Δ-Σ分数分频器(FDIVs)的时钟发生器，具有20微秒启动时间和24kHz分辨率。
1.5–100 MHz可编程输出频率, 24kHz分辨率, 140ps峰峰值周期抖动, 6.8ppm/°C温漂
JSSC 2025第3期RF & WirelessLNA
A 23–40-GHz Phased-Array Receiver Using 14-Bit Phase-Gain Manager and Wideband Noise-Canceling LNA
一款23-40GHz相控阵接收器，采用14位相位增益管理器和宽带噪声消除低噪声放大器。
40nm CMOS, 52mW per element, 3.8dB NF, 3Gb/s 64-QAM, 2.4Gb/s 256-QAM
JSSC 2025第3期Clocking & PLLsPLL
A 72-fs-Total-Integrated-Jitter Two-Core Fractional-N Digital PLL With Digital P
本文提出了一种低抖动和低带外噪声的双核分数-N数字PLL，采用新技术优化功耗与噪声平衡。
28nm CMOS, 0.47mm²核心面积, 8.5-10.5GHz频率, 36mW功耗, 72fs抖动, -59.7dBc分数杂散, -140.7dBc/Hz带外噪声
JSSC 2025第3期MemorySRAMCIM
A 8-b-Precision 6T SRAM Computing-in-Memory Macro Using Segmented-Bitline Charge-Sharing Scheme for AI
提出一种新型SRAM-CIM结构，采用分段位线电荷共享方案，实现低能耗高信号容限的乘累加操作。
28nm CMOS, 7.2ns计算延迟, 22.75 TOPS/W能效
JSSC 2025第3期Memory
A 915-1220 TOPS/W, 976-1301 GOPS Hybrid In-Memory Computing Based Always-On Image Processing for Neuromorphic Vision Sensors
提出一种基于混合内存计算的始终开启图像处理器，用于神经形态视觉传感器的图像恢复和区域提议。
915-1220 TOPS/W, 976-1301 GOPS
JSSC 2025第3期Power ManagementBoost ConverterBuck-Boost
A High-Efficiency Single-Mode Dual-Path Buck-Boost Converter With Reduced Inductor Current Donghee Cho
提出一种高效单模式双路径升降压转换器，适用于锂离子电池供电的移动设备。
94.8%峰值效率(175mΩ DCR电感), 95.58%效率(1A负载,19mΩ DCR电感)
JSSC 2025第3期Power Management
A Highly Integrated Hybrid DCDC Converter With nH-Scale IPD Inductors
提出一种采用nH级IPD电感的高集成度混合DCDC转换器，结合SC和DAB优势，实现高效精细调节。
91.2%峰值效率，1.36 W/mm³功率密度，9.6-12V输入，2.15-3.3V输出
JSSC 2025第3期RF & WirelessSAR ADCHigh-Speed Link
A Jitter-Robust 40 Gb/s ADC-Based Multicarrier Receiver Front-End With 4-GS/s Baseband Pipeline-SAR ADCs in 22-nm FinFET Yu a n m i n g Z h u, Member , IEEE
一种抗抖动40Gbps多载波接收前端，采用4GS/s基带和优化ADC设计。
22nm FinFET, 40Gb/s, 1.6-ps rms抖动容限, BER<10-5, 3.05-pJ/bit能效
JSSC 2025第3期Image Sensors
A Pixelated Monolithic CMOS PPG Sensor for Spatial Feature Acquisition Soo-Hun K
提出一种像素化单片CMOS PPG传感器，用于空间特征采集
114 dB动态范围，23.3 µW功耗@1V电压
JSSC 2025第3期Power Management
A Series-Parallel Switched-Photovoltaic DCDC Converter
提出一种串联-并联切换光伏DC-DC转换器，通过周期性地将光伏电池并联平衡电压，提升不匹配条件下的最大功率提取效率。
峰值采集效率91.3%（50%电流不匹配）
JSSC 2025第3期Other
A Threshold-Based Bioluminescence Detector With a CMOS-Integrated Photodiode Array in 65 nm for a Multi-Diagnostic
一种基于阈值的生物发光检测器，采用CMOS集成光电二极管阵列，用于可摄入电子胶囊的生物化学检测。
59-nW active power consumption, 25-fA/count resolution, 59-fA minimum detectable signal (MDS)
JSSC 2025第3期Other
A Wideband Energy-Efficient Multi-Mode CMOS
本文提出了一种适用于多模式/多频段无线通信应用的宽带高效数字发射机。
40nm CMOS, 0.95V, 2.1GHz, 23.18dBm, 66.26%/52.59%效率
JSSC 2025第3期Other
An Efficient Deep-Learning-Based Super-Resolution Accelerating SoC With Heterogeneous Accelerating and
提出一种高效深度学习超分辨率加速SoC，用于移动平台图像重建。
无
JSSC 2025第3期Power Management
Fully Integrating a 400 V-to-12 V DC–DC Converter in High-V oltage CMOS Tuur
首款全集成400V至12V DC-DC转换器，采用高压CMOS工艺，实现高效能转换。
119 mW/mm²功率密度，63.6%效率，33:1转换比
JSSC 2025第3期Other
Guest Editorial 2022 Custom Integrated Circuits Conference T HIS Special Issue o
2022年CICC会议论文集，涵盖定制IC设计领域的最新进展，线上线下结合成功举办。
无
JSSC 2025第3期RF & Wireless
Millimeter-Wave Quadrature Mixed-Mode Transmitter With Distributed Parasitic Canceling and LO Leakage Self-Suppression Bingzheng Y ang , Member , IEEE, Huizhen
提出一种毫米波正交混合模式发射器，具有分布式寄生消除和LO泄漏自抑制功能。
40nm CMOS, 1.1/2.2V, 24GHz, 24.03dBm输出功率, 31.5%峰值效率
JSSC 2025第3期RF & Wireless
Solid-State dToF LiDAR System Using an Eight-Channel Addressable, 20-W/Ch Transmitter, and a 128 × 128 SPAD Receiver With SNR-Based Pixel Binning and
提出一种全固态直接飞行时间激光雷达系统，结合发射端和接收端的创新设计，实现低功耗、高距离分辨率和可重构空间分辨率。
8-A峰值电流, 20.3-W光脉冲, 128×128 SPAD阵列
JSSC 2025第3期MemoryCIM
T-PIM: An Energy-Efficient Processing-in-Memory Accelerator for End-to-End On-Device Training
T-PIM是一种支持端到端设备上训练的高能效内存计算加速器。
无
JSSC 2025第3期MemorySRAMCIM
TT@CIM: A Tensor-Train In-Memory-Computing Processor Using Bit-Level-Sparsity Optimization and V ariable Precision Quantization Ruiqi Guo , Zhiheng Y ue ,X i nS i , Hao Li, Te Hu, Limei Tang, Y abing Wang
提出TT@CIM处理器，利用张量分解和位级稀疏优化技术提升内存计算能效。
28nm CMOS, 峰值能效5.99-691.13 TOPS/W
JSSC 2025第3期Other
The IEEE J OURNAL OF SOLID -STATE CIRCUITS is published by the IEEE Solid-State
IEEE JSSC期刊论文分析请求未提供具体论文内容，无法生成有效分析结果。
无
JSSC 2025第4期Analog CircuitsOp-Amp
A 038 mW 200 kHz BW Digital Intensive Single Opamp
一篇关于低功耗数字密集型单运放四阶连续时间滤波器的IEEE JSSC论文
038 mW, 200 kHz BW
JSSC 2025第4期Other
A 05 V 614 W Trimming Free Single XO Dual Output Frequency Reference With 51 nJ
设计了一种0.5V、614W的无修调单晶振双输出频率参考源，能耗为51nJ。
0.5V, 614W, 51nJ
JSSC 2025第4期Other
A 08 V BJT Based Temperature Sensor With an Inaccuracy of 04 C 3 From 40 C to 1
该论文提出了一种基于BJT的0.8V温度传感器，在-40°C至125°C范围内精度为±0.4°C。
0.8V, ±0.4°C, -40°C to 125°C
JSSC 2025第4期Other
A 2000 volumes s 3 D Ultrasound Probe With Monolithically Integrated 23 23 mm 4
一款具有单片集成23×23mm4的2000体积/秒3D超声探头
2000 volumes/s, 23×23mm4
JSSC 2025第4期Other
A 32 Gb s 036 pJ bit 3 nm Chiplet IO Using 25 D CoWoS Package With Real Time an
介绍了一种采用3nm工艺和25D CoWoS封装的32Gb/s芯片间IO技术。
32Gb/s, 0.36pJ/bit
JSSC 2025第4期Other
A 430 A 682 dB SNR 133 dBSPL AOP CMOS MEMS Digital Microphone Based on Electros
一篇关于基于CMOS MEMS的数字麦克风设计的IEEE JSSC论文，重点介绍了高SNR和AOP性能。
430 A, 682 dB SNR, 133 dBSPL AOP
JSSC 2025第4期Other
A 47 to 53 Gb s Fault Injection and Side Channel Attack Resistant AES 256 Engin
本文提出了一种抗故障注入和侧信道攻击的47至53 Gb/s AES 256引擎。
47 to 53 Gb/s
JSSC 2025第4期Data ConvertersSAR ADC
A 5 nm 60 GS s 7b 64 Way Time Interleaved Partial Loop Unrolled SAR ADC Achievi
一篇关于5纳米工艺下64路时间交织部分循环展开SAR ADC设计的JSSC论文
5 nm CMOS, 60 GS/s
JSSC 2025第4期RF & Wireless
A 640 Gb s 4 4 MIMO D Band CMOS
介绍了一款支持640 Gb/s的4×4 MIMO D波段CMOS收发芯片组。
640 Gb/s, 4×4 MIMO, D波段
JSSC 2025第4期Memory
A 65 nm General Purpose Compute in Memory Processor
一篇关于65纳米通用内存计算处理器的IEEE JSSC期刊论文
65nm CMOS, 1.2V
JSSC 2025第4期Other
A 65 nm Humanoid Robot System on Chip Using Time Domain 3 D Footstep Planning a
一篇关于65纳米人形机器人系统芯片的IEEE JSSC论文，涉及时间域3D脚步规划。
65nm CMOS
JSSC 2025第4期Data ConvertersSAR ADC
A 7 bit 175 GS s 69 fJ conv step FoMw Loop Unrolled Fully Asynchronous SAR ADC
本文介绍了一种7位175GS/s、69fJ/转换步长的全异步SAR ADC。
7 bit, 175 GS/s, 69 fJ/conv-step
JSSC 2025第4期Other
A 973 dB SNR Bioimpedance AFE With 84 dB THD Segmented M Sinusoidal
一款具有973 dB SNR和84 dB THD的分段正弦电流生成生物阻抗前端电路。
973 dB SNR, 84 dB THD
JSSC 2025第4期Clocking & PLLsPLL
A 9 GHz Low In Band Noise Sub Sampling Chopper PLL
提出一种9 GHz低带内噪声的子采样斩波锁相环，采用电荷共享消除技术。
9 GHz, 低带内噪声, 电荷共享消除
JSSC 2025第4期Image Sensors
A CMOS Flash LiDAR Sensor With In Pixel Zoom Histogramming Time to
一种带有像素内缩放直方图时间数字转换器的CMOS闪光激光雷达传感器
无
JSSC 2025第4期Image Sensors
A Column Parallel On Programming Pixel Current Readout Embedded in an OLED Disp
该论文提出了一种用于OLED显示的列并行编程像素电流读出技术
无
JSSC 2025第4期Other
A Monolithic 57 A mm2 91 Peak Efficiency Scalable Multistage Modular Switched C
一款单片集成的高效可扩展多级模块化开关转换器，峰值效率达91%。
57 A/mm2, 91% Peak Efficiency
JSSC 2025第4期Clocking & PLLsPLL
A Ping Pong Charge Sharing Locking PLL With Implicit Reference Doubling and Sim
一种采用乒乓电荷共享锁定技术的PLL，具有隐式参考频率倍增和简化设计特点。
无
JSSC 2025第4期Other
A Recursive N Path Switched Capacitor Rectifier for Piezoelectric
一种用于压电能量收集的递归N路径开关电容整流器
无
JSSC 2025第4期Power ManagementBoost ConverterBuck-Boost
A Single Duty Cycled Buck Boost Converter Achieving Low Output Ripple and Seaml
一种单周期占空比控制的Buck-Boost转换器，实现低输出纹波和无缝切换
无
JSSC 2025第4期Other
All Digital Event Based Vision Sensor With Multi Event Generation for
全数字事件视觉传感器，支持多事件生成用于运动视觉
无
JSSC 2025第4期RF & Wireless
An Eight Lane 800 Gb s Transceiver for PAM 4
一款用于PAM4光直接检测应用的八通道800Gb/s收发器。
800Gb/s
JSSC 2025第4期Other
An Offset Compensated Charge Transfer Pre
一种偏移补偿电荷转移预感知位线感测放大器设计
无
JSSC 2025第4期MemoryDRAM
Dyamond Compact and Efficient 1T1C DRAM IMC Accelerator
Dyamond 提出了一种紧凑高效的1T1C DRAM IMC加速器，支持位列加法操作。
无
JSSC 2025第4期Other
Enhancing Efficiency in Piezoelectric Energy
提升压电能量收集效率的协同翻转同步技术
无
JSSC 2025第4期RF & WirelessRadar
High Sensitivity Low Power IR UWB Radar Transceiver
一种高灵敏度低功耗红外超宽带雷达收发器，具备自干扰抑制能力
无
JSSC 2025第4期Other
MINOTAUR A Posit Based 042 050 TOPS W Edge Transformer Inference and Training A
基于Posit的Transformer推理与训练芯片设计
042-050 TOPS
JSSC 2025第4期Other
Occamy A 432 Core Dual Chiplet Dual HBM2E 768 DP GFLOP s RISC V System for 8 to
Occamy 是一款具有 432 核、双芯片设计、支持双 HBM2E 内存的高性能 RISC-V 系统。
768 DP GFLOP/s
JSSC 2025第4期Other
Single X Ray Sensitive Energy Binning Dosimeter for
一种用于闭环癌症外部治疗的X射线敏感能量分级剂量计
无
JSSC 2025第4期Clocking & PLLs
Stochastic TDC Using Common Mode Time Dithering and Passive
该论文提出了一种采用共模时间抖动和无源近似加法器的随机时间数字转换器设计。
无
JSSC 2025第4期Other
Table of Contents
无摘要
JSSC 2025第5期RF & Wireless
252 Gb s pin NRZ PAM 3 Dual Mode Transmitter With Embedded Partial DBI Improvin
一款支持252 Gb/s NRZ和PAM3双模传输的发射机，采用嵌入式部分DBI技术提升性能
252 Gb/s
JSSC 2025第5期Other
AM AM and AM PM Distortion in D Band BiCMOS
研究D波段BiCMOS矢量插值移相器中的AM-AM和AM-PM失真问题
无
JSSC 2025第5期Other
A 25 31 GHz Compact True Power Detector With 33 dB Dynamic Range and Intrinsic
一款工作在25-31 GHz频段的紧凑型真功率检测器，具有33 dB动态范围。
25-31 GHz, 33 dB动态范围
JSSC 2025第5期Other
A 2 MHz Bandwidth TMR Based Contactless Current Sensor With
一种基于TMR的2MHz带宽非接触式电流传感器，采用乒乓自动归零技术。
2MHz带宽
JSSC 2025第5期Analog Circuits
A 394 TOPS W Matched Filter With Charge Domain Computing for GPS
一种用于GPS信号捕获的电荷域计算匹配滤波器，能效达394 TOPS/W
394 TOPS/W
JSSC 2025第5期Image Sensors
A 396 m 124 dB Dynamic Range Digital Pixel Sensor
一款具有三重和单量化的396m 124dB动态范围数字像素传感器。
396m, 124dB动态范围
JSSC 2025第5期Digital Circuits
A 443 mW 624 fps Hyperspectral Image Processor for Spectral Unmixing in MAV Rem
一款用于微型飞行器遥感光谱解混的低功耗高帧率超光谱图像处理器
443 mW, 624 fps
JSSC 2025第5期RF & Wireless
A 7 20 GHz Ultra High Linearity Passive Mixer in 45 nm CMOS SOI
45 nm CMOS SOI工艺下实现7-20 GHz超高线性度无源混频器
45 nm CMOS SOI, 7-20 GHz
JSSC 2025第5期Other
A 818 4094 TOPS W Capacitor Reconfigured Analog CIM for Unified Acceleration of
一种基于电容重构的模拟计算内存技术，用于统一加速计算
818 TOPS/W
JSSC 2025第5期Power Management
A Dual Alternating Slope Digital to Time Converter Leveraging Mismatch to Impro
利用失配改进的双交替斜率数字时间转换器设计
无
JSSC 2025第5期MemoryEmerging Memory
A Fully Row Column Parallel MRAM in Memory Computing
一篇关于全行列并行MRAM内存计算宏的IEEE JSSC论文
无
JSSC 2025第5期Power Management
A High Efficiency 12 1 V Dual Path Series Capacitor Converter With Low V A Metr
高效12.1V双路径串联电容器转换器设计
12.1V, 高效率
JSSC 2025第5期OtherPower Amplifier
A Ka Band Doherty Like Non
本文提出了一种Ka波段类Doherty非负载调制功率放大器。
无
JSSC 2025第5期Clocking & PLLsClock Generation
A Low Jitter and Wide Frequency Range D Band Frequency Synthesizer With a Subsa
提出一种低抖动、宽频率范围的D波段频率合成器，采用子采样技术。
无
JSSC 2025第5期RF & Wireless
A Low Power Blocker Tolerant Wideband Receiver With Bias Tunable Mixer and Effe
一种采用偏置可调混频器的高效低功耗宽带接收器，具有优异的阻塞容忍能力。
无
JSSC 2025第5期Clocking & PLLs
A Multi Core Series Resonance CMOS Oscillator
一种多核串联谐振CMOS振荡器设计
无
JSSC 2025第5期RF & Wireless
A Polar Phase Tracking Receiver With
该论文提出了一种采用两点注入技术的极性相位跟踪接收器。
无
JSSC 2025第5期Digital Circuits
A Real Time Speech Enhancement Processor for Hearing Aids in 28 nm CMOS
一款基于28纳米CMOS工艺的实时语音增强处理器，专为助听器设计。
28nm CMOS, 1.2V
JSSC 2025第5期Other
A Simultaneous Dual Carrier Transformer Coupled Passive
一种采用双载波变压器耦合的无源混频器优先接收器设计
无
JSSC 2025第5期Power ManagementBuck Converter
A Single Li Ion Battery Powered Buck Converter With 90 Efficiency Over 10 A to
一款由单锂离子电池供电的降压转换器，在10A以上电流下实现90%的效率。
90% efficiency, >10A
JSSC 2025第5期Power ManagementBuck-Boost
A Three Fine Level Buck Boost Hybrid Converter Achieving Half VIN Stress on All
提出一种三电平Buck-Boost混合转换器，所有开关管仅承受一半输入电压应力。
无
JSSC 2025第5期MemoryDRAM
A Variation Tolerant Continuous Time Ising Machine With eDRAM Based
提出一种基于eDRAM的自旋交互连续时间Ising机，具有高容错性。
无
JSSC 2025第5期RF & WirelessRadar
An E Band FMCW Radar Receiver With
一种具有任意路径溢出消除功能的E波段FMCW雷达接收器
无
JSSC 2025第5期Clocking & PLLsVCO
An Octave Tuning Range Frequency Generator Integrating a Quad Core VCO
集成四核VCO的倍频调谐范围频率发生器设计
无
JSSC 2025第5期RF & Wireless
An RF MEMS Sensor Driver Readout SoC With Resonant Frequency Shift and Closed L
一篇关于采用谐振频率偏移和闭环技术的RF MEMS传感器驱动读出SoC的IEEE JSSC期刊论文。
无
JSSC 2025第5期Clocking & PLLsClock Generation
Corrections to Design and Analysis of a Fractional Frequency Synthesizer With 9
对分数频率合成器设计与分析的修正
无
JSSC 2025第5期Other
Design of a Compact Highly Efficient and High Power Q V Band SiGe HBT Cascode P
设计一款紧凑、高效且高功率的Q/V波段SiGe HBT Cascode功率放大器
Q/V波段, 高功率, 高效率
JSSC 2025第5期RF & Wireless
Design of a Compact Low Power Sub 24 GHz Transceiver for Medical
设计一款用于医疗频段的紧凑型低功耗24GHz以下收发器
24GHz, 低功耗
JSSC 2025第5期Other
Dual Polarization Dynamic Alignment of Integrated
集成相控阵的双极化动态对准技术研究
无
JSSC 2025第5期Digital Circuits
SESOMP A Scalable and Energy Efficient Self Organizing Map Processor for IoT De
一篇关于可扩展且节能的自组织映射处理器在物联网中应用的JSSC论文
无
JSSC 2025第5期Other
Table of Contents
该论文为IEEE JSSC期刊的目录，未提供具体研究内容。
无
JSSC 2025第6期Clocking & PLLs
A 100 80 Flash LiDAR Sensor With In Pixel Zoom Histogramming TDC
一款具有像素内缩放直方图TDC和自参考功能的100x80 Flash LiDAR传感器
100x80分辨率
JSSC 2025第6期Medical & Bio
A 148 W Power and 10 Trms Noise 3 D AC Magnetic Sensor in CMOS for Biomedical A
一种用于生物医学的CMOS三维交流磁传感器，具有148W功耗和10Trms噪声。
148W Power, 10Trms Noise
JSSC 2025第6期RF & WirelessLNA
A 150 GHz Single to Differential LNA Adopting Wideband Gmax Cores Based on Sing
一篇关于采用宽带Gmax核心的150 GHz单端转差分LNA的IEEE JSSC论文
150 GHz
JSSC 2025第6期MemoryDRAM
A 16 kB 65 nm GC eDRAM Macro With Internal Bias
一篇关于65nm工艺下16kB GC eDRAM宏的论文，重点介绍内部偏置电压生成技术。
16kB, 65nm
JSSC 2025第6期Data ConvertersCMOS Image Sensor
A 1920 1080 Array 2 D 3 D Image Sensor With 3 s Row Time Single Slope ADC and 1
一款具有3秒行时间单斜率ADC的1920x1080阵列2D/3D图像传感器
1920x1080分辨率, 3s行时间
JSSC 2025第6期RF & Wireless
A 26 Gb s 140 GHz OOK CMOS Transmitter and Receiver Chipset for High
一款用于高速通信的26Gb/s 140GHz OOK CMOS收发器芯片组
26Gb/s, 140GHz
JSSC 2025第6期Clocking & PLLs
A 31 W Analog Assisted Zoom Histogramming TDC in 35 m Pixel Pitch for Flash LiD
一种用于Flash LiDAR的35微米像素间距的31瓦模拟辅助缩放直方图时间数字转换器
31 W, 35 μm Pixel Pitch
JSSC 2025第6期Analog Circuits
A 48 56 GHz 1 dBm HB1dB Sub Sampling Eight Path Filter
一款工作在48-56 GHz频段、具有1 dBm HB1dB的八路径滤波接收器
48-56 GHz, 1 dBm HB1dB
JSSC 2025第6期Power Management
A 65 nm Proactive Power Management Technique With Real
提出一种65nm工艺下的实时机器学习主动电源管理技术。
65nm CMOS, 1.2V
JSSC 2025第6期Data ConvertersSAR ADC
A 936 dB SNDR Fully Dynamic CT DT Noise Shaping SAR ADC
提出一种具有闭环电容的936 dB SNDR全动态连续时间离散时间噪声整形SAR ADC
936 dB SNDR
JSSC 2025第6期Power ManagementBoost ConverterBuck-Boost
A Battery to 34 V Hybrid Buck Boost Converter With
一款支持34V电池输入的混合降压-升压转换器，具有持续降低导通损耗的特性
34V输入电压范围
JSSC 2025第6期Clocking & PLLs
A DPD Dither Free DPLL Based on a Cascaded
基于级联分数分频器和伪差分的无DPD抖动DPLL设计
无
JSSC 2025第6期RF & Wireless
A D Band Concurrent 20 Beam MIMO Transmitter Array With a
D波段20波束MIMO发射机阵列，采用四元件联合结构设计
无
JSSC 2025第6期Power Management
A Fully Integrated Electrostatic Charge Boosting Rectifier for
一种用于摩擦电能量收集的全集成静电电荷增强整流器
无
JSSC 2025第6期Power ManagementLDO
A High Current Efficiency Digital Assisted Analog LDO With Dual Biasing Mode fo
提出一种高电流效率的数字辅助模拟LDO，支持双偏置模式。
无
JSSC 2025第6期Clocking & PLLsPLL
A Low Jitter Fractional N Digital PLL Adopting a
一种采用反向凹度可变斜率技术的低抖动分数N数字锁相环
无
JSSC 2025第6期Other
A Low Voltage Area Efficient TSV I O With QEC Realizing Data Rate up to 15 Gb s
一种实现15Gb/s数据速率的低压高效TSV I/O电路，采用QEC技术。
数据速率达15Gb/s
JSSC 2025第6期Other
A Miniature Multinuclei NMR MRI Platform With a High Voltage SOI ASIC
一种采用高压SOI ASIC的小型多核NMR MRI平台
无
JSSC 2025第6期Power Management
A Multi Path Inductor First Inductor on Ground Switched Capacitor Hybrid DC DC
一种基于多路径电感优先和接地开关电容混合的DC-DC转换器设计
无
JSSC 2025第6期Analog Circuits
A Programmable Filtering and Frequency Translation by Aliasing IF
一种基于混叠中频接收机的可编程滤波与频率转换技术
无
JSSC 2025第6期Other
A Single Phase Contention and Redundant Transition Free
一种改进的无单相竞争和冗余转换的触发器设计
无
JSSC 2025第6期Other
A Sub 400 nW Real Time Event Driven Spectrogram Extraction Unit in 28 nm FD SOI
一种在28nm FD SOI工艺下实现低于400nW功耗的实时事件驱动频谱图提取单元
28nm CMOS, 400nW
JSSC 2025第6期Power ManagementBuck Converter
A Time Domain Current Mode Buck Converter With a PI Compensator Incorporating a
一种采用PI补偿器的时域电流模式降压转换器设计
无
JSSC 2025第6期Other
An Amplitude Programmable Energy Recycling High Voltage Resonant Pulser for Bat
一种用于蝙蝠的幅度可编程能量回收高压谐振脉冲器
无
JSSC 2025第6期Other
Broadband Harmonic Assisted Power and Efficiency Enhancement in a 174 232 GHz S
该论文提出了一种在174-232 GHz频段内利用谐波辅助提升功率和效率的方法。
174-232 GHz频段
JSSC 2025第6期MemoryDRAMNeural Network Accelerator
Dual Input Stacked Inverter Based Single Ended DRAM Sense Amplifier Using BL Sw
基于双输入堆叠反相器的单端DRAM感测放大器设计
无
JSSC 2025第6期Other
ED MPIM An Energy Efficient Event Driven Smart Vision SoC With High Linearity a
一种高线性度、能量高效的智能视觉SoC，采用事件驱动架构
无
JSSC 2025第6期Other
Flip Chip Aperture Coupled D Band Active Radiator Tiles in 22 nm CMOS FDSOI
本文介绍了一种基于22nm CMOS FDSOI工艺的D波段有源辐射器芯片设计。
22nm CMOS FDSOI, D波段
JSSC 2025第6期Digital Circuits
How to Keep Pushing ML Accelerator
探讨如何通过理解Rooflines模型持续提升机器学习加速器性能
无
JSSC 2025第6期Other
PQPU A 44 J Op 694 kOPS Agile Post Quantum Crypto
一款支持多种后量子密码算法的44J/694kOPS敏捷处理器
44J/Op, 694kOPS
JSSC 2025第6期Clocking & PLLs
Sub W Battery Less and Oscillator Less Wi
提出一种无电池、无振荡器的WiFi反向散射发射器，实现低功耗通信。
无
JSSC 2025第6期Other
Table of Contents
无摘要提供，无法生成概要。
无
JSSC 2025第7期Other
AIA A Customized Multi Core RISC V SoC for Discrete Sampling Workloads in 16 nm
一篇关于16纳米工艺下定制多核RISC-V SoC用于离散采样工作负载的IEEE JSSC论文。
16nm CMOS, 具体电压和速度未提及
JSSC 2025第7期Other
ANP G A 28 nm 104 pJ SOP Sub mm Asynchronous Hybrid
28纳米工艺下104皮焦耳SOP异步混合神经网络嗅觉处理芯片
28nm CMOS, 104pJ SOP
JSSC 2025第7期Other
A 000175 mm2 and 962 W per Channel Direct Digitization Front End With EDO Compe
一种面积仅为0.000175mm²、功耗962W/通道的直接数字化前端设计
0.000175mm², 962W/Channel
JSSC 2025第7期RF & Wireless
A 07 cm2 35 GHz 31 dBm Sensitivity Battery Free 5G Energy
一种基于无电池反向散射技术的5G能量收集器，具有高灵敏度和紧凑尺寸
35 GHz, 31 dBm 灵敏度
JSSC 2025第7期RF & Wireless
A 112 Gb s PAM 4 Retimer Transceiver With Jitter Filtering
一款支持112Gb/s PAM4信号的重定时收发器，采用抖动滤波时钟方案。
112Gb/s PAM4
JSSC 2025第7期Data ConvertersDAC
A 119 dBA Dynamic Range 33 mW Audio CTDSM With a Class B Resistor DAC and Conti
一篇关于高动态范围音频CTDSM设计的IEEE JSSC论文
119 dBA动态范围, 33 mW功耗
JSSC 2025第7期Clocking & PLLsVCO
A 228260 GHz VCO With Discriminative Harmonic Current Manipulating for
一款采用谐波电流选择性调控技术的228-260 GHz压控振荡器，用于优化相位噪声性能。
228-260 GHz调谐范围
JSSC 2025第7期Data ConvertersSAR ADC
A 272 fJ Conversion Step 13 bit SAR ADC With Wide
提出一种272 fJ/转换步的13位SAR ADC，具有宽共模互补结构。
272 fJ/转换步, 13位精度
JSSC 2025第7期RF & Wireless
A 2 112 Gb s pin Single Ended Crosstalk Cancellation Transceiver With 31 dB Los
一款支持2.112 Gb/s单端串扰消除的收发器，具有31 dB损耗补偿能力
2.112 Gb/s, 31 dB Los
JSSC 2025第7期Data ConvertersSAR ADC
A 2 mW 707 dB SNDR 200 MS s Pipelined SAR ADC Using Continuous Time SAR Assiste
一款采用连续时间SAR辅助技术的低功耗高精度流水线SAR ADC
2mW, 707dB SNDR, 200MS/s
JSSC 2025第7期Other
A 376 W per Channel Drift Tolerant Translocation
一种每通道376W的漂移容忍易位记录前端，具有事件检测功能
376 W per Channel
JSSC 2025第7期RF & WirelessLNA
A 659 dB PSRR Compact LNA Array for Correlated Noise Compression in
设计高通道密度下抗噪声干扰的紧凑型LNA阵列
659 dB PSRR
JSSC 2025第7期Data Converters
A 6 GHz Continuous Time Bandpass ADC With Background Filter Calibration and 100
一款6 GHz连续时间带通ADC，具备背景滤波器校准功能，性能达100。
6 GHz, 100
JSSC 2025第7期Other
A 923 Efficiency Switching Mode Dual Output
一种高效率双输出开关模式调节整流器设计
92.3%效率
JSSC 2025第7期Clocking & PLLs
A Charge Domain Fractional N ADPLL Based on Charge
基于电荷导向采样的电荷域分数N ADPLL设计
28nm CMOS, 1.2V, 100MS/s
JSSC 2025第7期Clocking & PLLs
A Compact 180 GHz Stacked FET Oscillator With 11 dBm Output Power and 139 DC to
一篇关于180 GHz堆叠FET振荡器的IEEE JSSC论文，输出功率达11 dBm
180 GHz, 11 dBm输出功率
JSSC 2025第7期Data ConvertersSAR ADCPLL
A Digital Sampling PLL With a Second Order Noise Shaping SAR ADC
一种采用二阶噪声整形SAR ADC相位检测器的数字采样PLL
无
JSSC 2025第7期Other
A High Voltage Compliant 86 Peak Efficiency Current
一篇关于高效电流模式刺激器的IEEE JSSC论文
86% Peak Efficiency
JSSC 2025第7期Power Management
A Low Noise Digital to Time Converter Exploiting Waveform of
该论文提出了一种利用集成晶体波形实现低噪声数字到时间转换器的新方法。
28nm CMOS, 1.2V, 100MS/s
JSSC 2025第7期Clocking & PLLsPLL
A Low Noise Fractional N Digital PLL Using a Resistor
一篇关于低噪声分数N数字PLL的IEEE JSSC论文
无
JSSC 2025第7期Other
A Sub 08 pJ bit Universal Soft Detection Decoder Using ORBGRAND
提出一种基于ORBGRAND的通用软检测解码器，能耗低于0.8 pJ/bit。
能耗低于0.8 pJ/bit
JSSC 2025第7期RF & Wireless
A Wideband Sub 6 GHz Transceiver Front End for 5G Base Stations in 22 nm FD SOI
一篇关于采用22nm FD SOI工艺设计的5G基站Sub 6 GHz宽带收发器前端的研究论文。
22nm FD SOI, Sub 6 GHz
JSSC 2025第7期Digital CircuitsNeural Network Accelerator
An Inductive Loading Simultaneous Noise and Input
该论文提出了一种电感负载同时噪声和输入匹配技术
无
JSSC 2025第7期Data ConvertersPipeline ADC
An Intrinsically PVT Robust 10 bit 26 GS s Dynamic Pipelined ADC With
一种具有双路径的10位26GS/s动态流水线ADC，具有内在PVT鲁棒性
10 bit, 26 GS/s
JSSC 2025第7期Clocking & PLLs
Class G Impedance Modulation Multi Core Power Oscillator for High Pout and Powe
一种用于高输出和功率的多核功率振荡器的G类阻抗调制技术
无
JSSC 2025第7期Analog Circuits
Design and Implementation of a D Band Bidirectional Common Gate Amplifier in 45
设计并实现了一款45纳米工艺下的D波段双向共栅放大器
45nm CMOS, D波段频率范围
JSSC 2025第7期MemoryDRAM
Enabling Energy Efficient Homomorphic Encryption Evaluation via eDRAM
通过基于eDRAM的设计实现高效能同态加密评估。
28nm CMOS, 1.2V, 100MS/s
JSSC 2025第7期Other
Energy Efficient Monolithically Integrated 256 Gb s
高效能单片集成256 Gb/s光发射器，采用金材料优化性能
256 Gb/s
JSSC 2025第7期Other
Fully Integrated Optical Injection Locking With Schottky Photodiodes in 65 nm C
65nm CMOS工艺中采用肖特基光电二极管实现全集成光注入锁定技术
65nm CMOS
JSSC 2025第7期Memory
HUNBN a 16 nm Digital In Memory Compute SoC for Edge CNN
一款16nm数字内存计算SoC，专为边缘CNN应用设计。
16nm CMOS
JSSC 2025第7期Clocking & PLLs
RXO LDPC A Physics Inspired Relaxation Oscillator Based Solver Leveraging Six B
基于物理启发的松弛振荡器LDPC解码器设计
无
JSSC 2025第8期MemorySRAM
A 05 V 125 MHz 256 Kb 22 nm SRAM With 10 aJ bit Active Energy and 10 pW bit Shu
一种低功耗高性能的22纳米SRAM设计
22 nm CMOS, 0.5V, 125 MHz
JSSC 2025第8期Memory
A 128 kbit Approximate Search Capable Content Addressable Memory CAM
一种具有可调近似搜索功能的128 kbit内容可寻址存储器
无
JSSC 2025第8期MemoryDelta-Sigma ADCSRAM
A 22 nm Delta Sigma Computing In Memory SRAM Macro With
22nm工艺下实现近零均值输出的Delta Sigma计算内存SRAM宏
22nm CMOS, 未提供电压及速度
JSSC 2025第8期Other
A 22 ps Time of Flight Resolution Frequency Domain fNIRS Readout IC With a Dyna
一款具有22ps飞行时间分辨率的频域fNIRS读出集成电路
22ps时间分辨率
JSSC 2025第8期Digital CircuitsNeural Network Accelerator
A 26 G Input Impedance 112 dB Dynamic Range Two Step
一款具有26G输入阻抗和112dB动态范围的两步直接转换前端设计
26G输入阻抗, 112dB动态范围
JSSC 2025第8期Digital Circuits
A 28 nm Software Defined Accelerator Chip With Circuit Pipeline Scaling and Int
一款28纳米工艺的软件定义加速器芯片，具备电路流水线缩放功能。
28nm CMOS
JSSC 2025第8期RF & Wireless
A 2 24 Gb s Single Ended Transceiver With Channel
一款2.24 Gb/s单端收发器，采用基于CRO的独立信道编码器。
2.24 Gb/s
JSSC 2025第8期Clocking & PLLs
A 4 32 Gb s 18 pJ bit Collaborative Baud Rate CDR
一款支持4-32 Gb/s速率、18 pJ/bit能效的协作波特率时钟数据恢复电路
4-32 Gb/s, 18 pJ/bit
JSSC 2025第8期RF & Wireless
A 518 GHz Reconfigurable Quadrature Receiver With Enhanced IQ Isolation and 100
一款具有增强IQ隔离和100 GHz性能的可重构正交接收器
518 GHz, 100 GHz
JSSC 2025第8期Clocking & PLLs
A 52 Gb s Low Power PAM 4 Baud Rate CDR Using Pattern Based Phase Detector for
一种采用基于模式的相位检测器的52Gb/s低功耗PAM4波特率CDR
52Gb/s, PAM4
JSSC 2025第8期Other
A 782 dB Dynamic Range Shunt Based Current Sensor for BLDC Motor Control With 2
用于BLDC电机控制的782dB动态范围分流电流传感器
782dB动态范围
JSSC 2025第8期Other
A 944 Peak Efficiency Coupled Inductor Hybrid Step Up
一篇关于峰值效率为944的耦合电感混合升压转换器的IEEE JSSC期刊论文
944 Peak Efficiency
JSSC 2025第8期Other
A 947 dB Dynamic Range Fully Passive Switched Capacitor Low
一款具有947 dB动态范围的全被动开关电容低通滤波器
947 dB动态范围
JSSC 2025第8期Other
A Bidirectional USB Power
一篇关于双向USB电源传输电压调节电缆的IEEE JSSC期刊论文
无
JSSC 2025第8期RF & Wireless
A Bits to Antenna F Band 120 Gb s CMOS RF 64QAM Transmitter for FutureG Wireles
一款面向未来无线通信的120 Gb/s CMOS RF 64QAM F波段发射器
120 Gb/s, 64QAM, F波段
JSSC 2025第8期RF & WirelessPower Amplifier
A Compact 90180 GHz 1518 dBm Power Amplifier With Novel
一款紧凑型90-180 GHz功率放大器，采用新型自屏蔽负载技术，输出功率达15-18 dBm。
90-180 GHz, 15-18 dBm
JSSC 2025第8期RF & WirelessPLL
A Harmonic Mixer Based Fractional N PLL Employing Voltage Domain Feed Forward N
基于谐波混频器的分数N锁相环采用电压域前馈技术
无
JSSC 2025第8期Clocking & PLLs
A Multi Event 79 ps Resolution Time Amplification Based TDC With an Ultra Low S
一篇关于基于时间放大的79 ps分辨率TDC的IEEE JSSC论文
79 ps分辨率
JSSC 2025第8期Other
A Nonuniform Sampling Lifetime Estimation Technique for Luminescent
提出一种非均匀采样寿命估计技术，用于发光氧测量。
无
JSSC 2025第8期Other
A Quantum Controller IC With DRAG Generation in 40 nm Cryo CMOS for
40nm低温CMOS工艺下实现量子控制器IC，支持DRAG生成，适用于可扩展超导量子系统。
40nm CMOS, 低温操作, DRAG生成
JSSC 2025第8期RF & WirelessEnergy HarvestingNeural Network Accelerator
A Single Input RF Energy Harvesting Interface With Compensated CEPE Control
一种具有补偿CEPE控制的单输入射频能量收集接口
无
JSSC 2025第8期Other
A Six Phase
一种六相谐波抑制数字发射机设计
无
JSSC 2025第8期Other
A W Band TX RX Chipset With 24 GHz LO
一款支持24 GHz LO同步的W波段收发芯片组，实现完全可扩展性
无
JSSC 2025第8期Memory
An 800 MHz 817 TOPS W 063 TOPS mm2 Memory Utilization Aware CNN
一款800 MHz、817 TOPS/W、0.63 TOPS/mm²的CNN加速器，注重内存利用率优化。
800 MHz, 817 TOPS/W, 0.63 TOPS/mm²
JSSC 2025第8期Data Converters
An 8 bit 207 TOPS W Multilevel Cell ReRAM Macro With ADC
一篇关于8位207 TOPS/W多级单元ReRAM宏的IEEE JSSC期刊论文，采用ADC辅助位串行技术。
207 TOPS/W
JSSC 2025第8期Memory
An Energy Efficient POSIT Compute in Memory Macro for High Accuracy AI Applicat
一种用于高精度AI应用的高能效POSIT存内计算宏
无
JSSC 2025第8期Other
Analysis and Design of a CMOS E Band Frequency
设计并分析了一种基于CMOS工艺的E波段频率四倍器，采用变压器基础结构
E波段频率四倍器，CMOS工艺
JSSC 2025第8期Clocking & PLLs
CRFF A Static Contention Free 23T Flip Flop With Three Clock Load Transistors f
提出一种静态无竞争的23晶体管触发器，仅需三个时钟负载晶体管。
无
JSSC 2025第8期Analog CircuitsBandgap Reference
Compact PNP BJT Based Temperature Sensor and Sub 1 V Bandgap Reference for SoC
基于紧凑PNP BJT的温度传感器和亚1V带隙基准源设计
亚1V工作电压, 高精度温度传感
JSSC 2025第8期Other
Correction to A 2000 Volumes s 3 D Ultrasound
该论文是对2000卷3D超声探头与单片集成技术的修正。
无
JSSC 2025第8期Power Management
PWM Based Impedance Boosting Technique With Autonomous Background Calibration f
基于PWM的阻抗增强技术，采用自主背景校准方法
无
JSSC 2025第9期RF & Wireless
10 GSymbols s Supply Modulated APSKC SiGe HBT Transmitter RF Front End for Oper
一篇关于10 GSymbols s Supply Modulated APSKC SiGe HBT Transmitter RF Front End的IEEE JSSC期刊论文
10 GSymbols s
JSSC 2025第9期Other
300 GHz Band 160 Gb s InP HEMT Differential Front End With High LO
基于InP HEMT技术的300 GHz频段160 Gb/s差分前端设计，具有高LO泄漏抑制能力
300 GHz, 160 Gb/s
JSSC 2025第9期RF & WirelessPhased Array
39 44 GHz Phased Array Transmitter Circuits in RFSOI CMOS Technology
采用RFSOI CMOS技术设计的39-44 GHz相控阵发射机电路
39-44 GHz, RFSOI CMOS
JSSC 2025第9期Other
A 0028 mm2 32 MHz RC Frequency Reference With an Inaccuracy of 900 ppm From 40
一种面积0.0028mm²、频率32MHz、误差900ppm的RC频率基准设计
0.0028mm², 32MHz, ±900ppm
JSSC 2025第9期OtherNeural Interface
A 10 V Tolerant Dual Mode Neural Stimulation System
一种具有自维持动态特性的10V耐受双模式神经刺激系统
10V耐受电压, 双模式刺激
JSSC 2025第9期RF & WirelessLNA
A 121 GHz 19531 dB NF Ultra Wideband LNA With G
一篇关于121 GHz超宽带低噪声放大器的IEEE JSSC期刊论文，采用G辅助反馈噪声抑制技术。
121 GHz, 19531 dB NF
JSSC 2025第9期Other
A 24 GHz BW 597 dB Range 039 dB Error dB Linear VGA Featuring 40 C110 C and 10
一款具有24 GHz带宽、597 dB范围和0.39 dB误差的线性VGA，适用于40°C至110°C温度范围。
24 GHz BW, 597 dB range, 0.39 dB error, 40°C to 110°C
JSSC 2025第9期Digital CircuitsNeural Network Accelerator
A 255 V Input 100 V Output 862 Peak Efficiency
一篇关于高效能混合转换器的IEEE JSSC论文
255V Input, 100V Output, 862 Peak Efficiency
JSSC 2025第9期Other
A 2739 GHz VSWR Resilient Compact True Power and Gain Sensor
一款2739 GHz VSWR弹性紧凑型真功率和增益传感器，内置灵敏度增强功能。
2739 GHz
JSSC 2025第9期RF & Wireless
A 279 mW 802154 4z 1T2R Transceiver With FIR
一款功耗279mW、支持802.15.4z标准的1T2R收发器，采用FIR嵌入式正交混合相关技术
279mW, 802.15.4z, 1T2R
JSSC 2025第9期Other
A 28 nm 142 mW Motion Control SoC for Autonomous
一款用于自主移动机器人的28纳米142毫瓦运动控制SoC
28nm CMOS, 142mW
JSSC 2025第9期RF & Wireless
A 40 nm 131 mW 64 Gb s 256 32 Multi User MIMO OTFS Detector for Next
40纳米工艺下实现64Gb/s多用户MIMO OTFS检测器，功耗131mW
40 nm CMOS, 131 mW, 64 Gb/s, 256×32 MIMO
JSSC 2025第9期RF & WirelessPower Amplifier
A 498 mm IR UWB Transmitter With Co Designed Power Amplifier and Antenna for Ne
设计集成功率放大器和天线的IR UWB发射器
498 mm IR UWB
JSSC 2025第9期RF & Wireless
A 678 MHz Wireless Power and Data Transfer System Achieving Simultaneous 486 En
一篇关于678 MHz无线能量与数据传输系统的IEEE JSSC论文
678 MHz, 486 En
JSSC 2025第9期OtherBandgap Reference
A 769 ppm K Nano Watt PVT Insensitive CMOS Voltage Reference Operating From 4 t
一款低功耗、高稳定性的CMOS电压基准源，工作电压低至4t。
769 ppm/K, 纳瓦级功耗, 4t工作电压
JSSC 2025第9期Other
A Bridge Less Hybrid SSHI Rectifier With High Efficiency Over Wide Load Range f
一种高效宽负载范围的混合SSHI整流器
高效率（如：>85%）, 宽负载范围（如：0.1mA-10mA）
JSSC 2025第9期RF & Wireless
A Capacitive Stacking Mixer First Receiver With
一种采用高阶电容反馈的电容堆叠混频器优先接收器设计
无
JSSC 2025第9期Memory
A Computing in Memory Engine Supporting One Shot Floating Point NN Inference an
支持单次浮点神经网络推理的内存计算引擎
无
JSSC 2025第9期Power Management
A Dual Inductor Quad Path Hybrid Buck 2L4PHB Converter
一种双电感四路径混合降压转换器，降低电感铜损
无
JSSC 2025第9期Power ManagementBoost Converter
A Hybrid Buck or Boost Converter for Fast Transient and
一种用于快速瞬态和宽电压范围应用的混合降压或升压转换器
无
JSSC 2025第9期Other
A Photovoltaic Dynamic
该论文提出了一种基于光伏技术的动态视觉传感器。
无
JSSC 2025第9期Other
A Sub Nanosecond Pulsed VCSEL Driver With PVT
一种具有PVT补偿恒定电流的亚纳秒脉冲VCSEL驱动器
无具体指标
JSSC 2025第9期Other
A TTD Based Fast Precise Localization Enabled by
基于TTD的被动主动信号组合器实现快速精确定位
无
JSSC 2025第9期Power ManagementBuck Converter
An Emulated Curve Assisted Fast Transient Buck Converter
一种采用模拟曲线辅助和单周期充电技术的快速瞬态降压转换器
无
JSSC 2025第9期Clocking & PLLsPLL
Design Considerations of High Frequency Reference Fractional N PLL Architecture
高频参考分数N分频锁相环架构的设计考虑
无
JSSC 2025第9期RF & Wireless
Design and Analysis of a 226 to 739 GHz Low Noise Amplifier for 5G NR FR2 and N
设计并分析了一款适用于5G NR FR2频段的226至739 GHz低噪声放大器
226-739 GHz, 低噪声, 高增益
JSSC 2025第9期MemoryNeural Network Accelerator
Digital In Memory Compute for Machine Learning Applications With Input and Mode
该论文提出了一种用于机器学习应用的数字内存计算架构，支持输入和模式切换。
无
JSSC 2025第9期Medical & Bio
Drift Compensated Magnetic Biosensors Using
本文提出了一种使用并发双频振荡器的漂移补偿磁性生物传感器。
无
JSSC 2025第9期RF & Wireless
NeuroFlare An mm3 Scale Wireless Neural Interface
毫米级无线神经接口设备NeuroFlare，支持多通道神经信号同步处理
无
JSSC 2025第9期Memory
VISTA A Memory Efficient CNN Processor for Video and
VISTA是一种针对视频和图像时空处理的存储器高效CNN处理器。
无
JSSC 2025第10期RF & WirelessPower AmplifierNeural Network Accelerator
A 200-GHz Modulable Transceiver With 35-dB Tx On–Off Isolation and 16-Gb/s Code Rate for MIMO Radar in 130-nm SiGe Process
一款200GHz可调制收发器芯片组，用于MIMO雷达，具有高隔离度和宽带性能。
170-230GHz频段内35dB隔离度，52GHz饱和功率带宽，10.5dBm最大输出功率
JSSC 2025第10期Data ConvertersDAC
A 2 Time-Interleaved 4-GSs 14-Bit DAC With On-Chip Calibration of Interleaving N
一种带片上校准的2×时间交织14位4GS/s DAC，通过两步校准提升SFDR性能。
14-bit 4-GS/s, SFDR≥61dB@第一奈奎斯特区
JSSC 2025第10期Other
A 384-Site Chip Platform for Biochemical Applications With Individual Site Precision Temperature Control Michael Coln
一种具有384个独立温控反应位点的芯片平台，用于生物化学应用。
25°C–125°C温控范围，±0.12°C精度
JSSC 2025第10期OtherNeural Network AcceleratorBiosignal
A 46 µW 133-VPP Common-Mode Interference-Tolerant Biopotential Amplifier for Two-
一种耐受130VPP共模干扰的双电极生物电位放大器
110nm CMOS, 1-1.5V供电, 4.6µW/通道, 130VPP共模耐受
JSSC 2025第10期Data ConvertersDAC
A 470-µW, 102.6-dB DR, 20-kHz BW Calibration-Free ΔΣ Modulator With SFDR in Excess of 110 dBc Using an Intrinsically Linear 13-Level DAC Matteo Dalla Longa
首款无需校准或动态元件匹配的多位ΔΣ调制器，SFDR超过110 dBc。
1.8V, 470µW, 20kHz BW, 102.6dB DR, 100.7dB SNDR
JSSC 2025第10期RF & WirelessPAM-4
A 56-Gbs PAM-4 VCSEL Transmitter With Piecewise Compensation Scheme in 40-nm CMO
本文提出了一种56Gb/s PAM-4 VCSEL发射器，采用分段补偿方案解决VCSEL的非理想特性。
56-Gb/s PAM-4, 2.05 pJ/b
JSSC 2025第10期Data ConvertersCMOS Image Sensor
A 5.94-µm Pixel-Pitch 25.2-Mpixel 120-Frames /s Full-Frame Global Shutter CMOS Image Sensor With Pixel-Parallel 14-bit ADC
一款594微米像素间距、252百万像素、120帧/秒全帧全局快门CMOS图像传感器
14-bit分辨率, 75.5dB动态范围, 120帧/秒, 1545mW功耗
JSSC 2025第10期Other
A 62–92-GHz 12.4% Efficiency Harmonics-Recycling CMOS Frequency Quadrupler Using Amplitude–Phase
本文提出了一种谐波回收CMOS四倍频器，实现高效率、宽带宽和大输出功率。
62-92 GHz带宽，12.4%峰值效率，11 dBm输出功率
JSSC 2025第10期Clocking & PLLsPLLRadar
A CMOS 49–63-GHz Phase-Locked Stepped-Chirp FMCW
一款采用22nm FD-SOI工艺的49-63 GHz双PLL锁相步进啁啾FMCW雷达收发器
EIRP 9dBm, PN -101.09dBc/Hz@1MHz, RX NF 10dB, 测距5m, 分辨率1.4cm
JSSC 2025第10期Analog CircuitsNeural Network AcceleratorBandgap Reference
A Chopping-Free Single-Trim Bandgap Reference Using Amplifier With PTAT Offset H
提出一种无斩波单修调带隙基准电路，采用PTAT偏移放大器提高精度。
TC 3–8 ppm/°C, 输出噪声1.5 µVrms, 功耗590 µA, 面积0.55 mm²
JSSC 2025第10期Clocking & PLLs
A Low-Spur and Low-Jitter Fractional Output Divider With Self-Adaption Frequency Filtering Technique Yumeng Yang
提出一种具有自适应频率滤波的低杂散低抖动分数输出分频器，支持DTC增益和INL背景校准。
28nm CMOS, 0.084mm²核心面积, 10-300MHz输出范围, <-80dBc杂散水平
JSSC 2025第10期RF & Wireless
A One-Step-Packaged CMOS /Microfluidics Wireless Bio-Analyzer for Point-of-Care Diagnostics Yan-Ting Hsiao , Ya-Chen Tsai , Wei Foo , Hung-Yu Hou, Yun-Chun Su , Shu-Yan Chuang, and Jun-Chau Chien
一种基于CMOS微流控技术的无线生物分析器，用于即时诊断。
0.24-pArms输入参考电流噪声，128.8 dB动态范围，2 mA功耗
JSSC 2025第10期OtherNeural Interface
A Scalable 1024-Channel Ultra-Low-Power Spike Sorting Chip With Event-Driven Detection and
一款1024通道超低功耗尖峰排序芯片，采用事件驱动检测和空间聚类技术，适用于大规模神经记录。
0.00029-mm²/通道面积, 74-nW/通道功耗, 1000×数据压缩
JSSC 2025第10期RF & Wireless
A Sub-7-GHz Linear Receiver for 5G Local Area Base Station
一款用于5G局域基站应用的亚7GHz线性接收器，具有高线性度和低噪声。
40nm CMOS, 1.3V, 0.4-7.3GHz, 105-195mW, OIP3 27-38dBm, NF 3.2-5.8dB
JSSC 2025第10期Analog CircuitsNeural Interface
A TDMA Neural Recording SoC With IIR-RLS Adaptive Filters for 83.4 dB Artifact Suppression Across 256 Channels
一种采用TDMA和IIR-RLS自适应滤波器的神经记录SoC，实现834dB刺激伪迹抑制。
65nm CMOS, 4.9/4.8 µVrms噪声, 5.8 µW功耗
JSSC 2025第10期RF & Wireless
A Wireless Power and Data Transfer System for Medical Implants Using a Miniaturized Inductive Link With Frequency-Splitting Enhancement
一种用于医疗植入物的无线能量与数据传输系统，通过频率分裂增强技术实现高效能量传输与高速数据通信。
60.2% PTE, 43.4-mW PDL, 1-Mb/s DR
JSSC 2025第10期Other
An 8.62-µW 75-dB DR SoC Fully Integrated SoC for Spoken
一款超低功耗全集成语音理解SoC，具备75dB动态范围和92.9%识别准确率
65nm CMOS, 8.62μW功耗, 2.23mm²面积, 93dB DR(特征提取器), 92.9%准确率
JSSC 2025第10期RF & WirelessTransceiver
An 8671875-GHz RF Transceiver for 578125-Gbs Plastic Waveguide Links With a CDR-
一款86.71875GHz RF收发器，采用CDR辅助载波同步技术，实现57.8125Gb/s PAM-4数据传输。
28nm CMOS, 57.8125Gb/s, 1.5m, 3.5pJ/b/m
JSSC 2025第10期Other
An Adhesive Interposer-Based Reconfigurable Multi-Sensor Patch Interface With On-Chip Quantized Time-Domain Feature
一种基于粘性插件的可重构多传感器贴片接口，集成片上量化时域特征提取，用于生理和环境监测。
未明确提及
JSSC 2025第10期Other
An Analog Neuromorphic On-Chip Training System With IGZO TFT-Based 6T1C
提出基于IGZO TFT的6T1C突触结构模拟神经形态芯片训练系统，实现高效多比特状态存储。
367 distinct states, R2=0.99, ENOB=8.95, 97.1% MNIST accuracy
JSSC 2025第10期Image Sensors
An Area and Power E fficient Source Driver IC With Multi-Line Sensing Real-Time Pixel Compensation for OLED Displays
提出一种面积和功耗优化的源驱动IC，支持UHD AMOLED面板的实时像素补偿。
250nm CMOS, 最大电流误差5.17 LSB(1LSB=0.59nA), 补偿面积4442.8μm², 功耗13.3mW
JSSC 2025第10期Image Sensors
An Indirect ToF Sensor With In-Pixel Adaptive 16-Scheme for Background Light Rejection and Floating Diffusion
提出一种自适应16方案间接飞行时间传感器，有效抑制背景光并降低噪声。
160×120分辨率，0.3-2.9m测距范围，<2.7%深度噪声，<2.1%非线性，30fps@50MHz调制频率
JSSC 2025第10期RF & WirelessSAR ADC
Compressive Sensing Photoacoustic Imaging Receiver With Matrix-Vector-Multiplication SAR ADC
本文提出了一种用于可穿戴光声成像设备的压缩感知接收器，通过硬件嵌入压缩感知技术显著降低数据量。
57.5 dB SNDR @20.41MS/s, 3.5nV/(Hz)^1/2噪声, 5.83mW/通道
JSSC 2025第10期Other
Daedalus: A Physics-Inspired Mixed-Signal Optimization Engine With Dynamic Continuous-Time Injection for Solving 3-SAT Problems
Daedalus：一种受物理启发的混合信号优化引擎，用于加速解决NP完全组合优化问题。
28nm CMOS, 50变量问题解决时间1.6µs（20变量）和31.7µs（50变量）, 解决能耗7.8nJ（20变量）和268.9nJ（50变量）
JSSC 2025第10期OtherNeural Network Accelerator
Design and Analysis of Ka-Band Variable-Gain Phase Shifter With Impedance-Invariant Vector Modulation Qingzhe Zhang , Student Member , IEEE, Yi Lai, Student Member , IEEE
提出一种Ka波段阻抗不变可变增益移相器，实现高精度相位和幅度控制。
7-bit相位分辨率(360°), 4-bit增益调节(7.5dB动态范围), 0.33°/0.10dB rms误差
JSSC 2025第10期RF & Wireless
Fully Analog, Multi-Lag, RF Correlators for Code-Domain Radars Using
提出一种全模拟、无乘法器的射频相关器，用于高能效雷达应用。
22nm SOI-CMOS, 4GS/s, 256×256相关, >8bit精度, 1000 1b-TOPS/W, 1.3 1b-TOPS/mm²
JSSC 2025第10期Other
Guest Editorial Introduction to the Special Section on the 2025 IEEE International Solid-State Circuits Conference (ISSCC)
2025年IEEE ISSCC会议精选论文特辑，聚焦硅引擎驱动的AI革命。
无
JSSC 2025第10期MemorySRAMCIM
Hybrid SRAM/ROM Compute-in-Memory Architecture for High Task-Level Energy Efficiency in Transformer Models With 8928-kb/mm 2 Density in 28nm CMOS
首款超高密度SRAM/ROM混合存内计算架构，提升Transformer模型能效。
22-Mb ROM CiM, 896-kb SRAM CiM, 8928 kb/mm² 重量密度
JSSC 2025第10期RF & Wireless
NeRF-Navi: An Energy-Efficient NeRF 3-D Path Planning Processor With Reconfigurable Approximate/Accurate Bit
NeRF-Navi是一款高效节能的3D路径规划处理器，通过创新设计降低能耗并保持高精度。
28nm CMOS, 6.48mm² die area, 1.2–8.8× lower energy per task, 1.7–124× lower EDP
JSSC 2025第10期RF & WirelessTransceiver
New Associate Editor I
IEEE JSSC期刊宣布Vito Giannini博士担任新副编辑，专长RF和毫米波IC设计。
无
JSSC 2025第10期Other
The IEEE J OURNAL OF SOLID -STATE CIRCUITS is published by the IEEE Solid-State
IEEE固态电路期刊的编辑和委员会成员信息
无
JSSC 2025第11期RF & WirelessPower AmplifierNeural Network Accelerator
A 200-GHz Modulable Transceiver With 35-dB Tx On–Off Isolation and 16-Gb/s Code Rate for MIMO Radar in 130-nm SiGe Process
本文介绍了一种用于MIMO雷达应用的200GHz可调制收发芯片组，具有高隔离度和宽带性能。
3-dB饱和功率带宽52 GHz，最大输出功率10.5 dBm，转换增益24 dB，单边带噪声系数12 dB
JSSC 2025第11期Data ConvertersDAC
A 2 Time-Interleaved 4-GSs 14-Bit DAC With On-Chip Calibration of Interleaving N
一种带片上校准的2×时间交织14位4GS/s DAC，通过两步校准提升SFDR至61dB。
14-bit 4-GS/s, SFDR ≥ 61dB@第一奈奎斯特区
JSSC 2025第11期Other
A 384-Site Chip Platform for Biochemical Applications With Individual Site Precision Temperature Control Michael Coln
一种具有384个独立温控反应位点的芯片平台，用于生物化学应用，实现高精度温度控制。
温度范围25°C–125°C，热串扰低于±0.12°C
JSSC 2025第11期OtherNeural Network AcceleratorBiosignal
A 46 µW 133-VPP Common-Mode Interference-Tolerant Biopotential Amplifier for Two-
一种针对两电极系统的生物电位放大器，能耐受130Vpp共模干扰并仅消耗46µW。
110nm CMOS, 1-1.5V供电, 4.6µW/通道, 130Vpp CMI耐受
JSSC 2025第11期Data ConvertersDAC
A 470-µW, 102.6-dB DR, 20-kHz BW Calibration-Free ΔΣ Modulator With SFDR in Excess of 110 dBc Using an Intrinsically Linear 13-Level DAC Matteo Dalla Longa
首款无需校准或动态元件匹配的13级DAC ΔΣ调制器，SFDR超过110 dBc。
1.8V, 470µW, 102.6dB DR, 100.7dB SNDR, 20kHz BW
JSSC 2025第11期RF & WirelessPAM-4
A 56-Gbs PAM-4 VCSEL Transmitter With Piecewise Compensation Scheme in 40-nm CMO
本文提出了一种用于VCSEL的四电平脉冲幅度调制发射机，采用分段补偿方案解决非线性问题。
56-Gb/s PAM-4, 2.05 pJ/b
JSSC 2025第11期Data ConvertersCMOS Image Sensor
A 5.94-µm Pixel-Pitch 25.2-Mpixel 120-Frames /s Full-Frame Global Shutter CMOS Image Sensor With Pixel-Parallel 14-bit ADC
一款5.94微米像素间距、2520万像素、120帧/秒全帧全局快门CMOS图像传感器，采用像素并行ADC技术。
14-bit分辨率，75.5dB动态范围，120帧/秒，1545mW功耗
JSSC 2025第11期Other
A 62–92-GHz 12.4% Efficiency Harmonics-Recycling CMOS Frequency Quadrupler Using Amplitude–Phase
本文提出了一种谐波回收频率四倍器，实现了高效率、宽带宽和大输出功率。
40-nm CMOS, 12.4% peak efficiency, 11 dBm peak output power at 73 GHz
JSSC 2025第11期Clocking & PLLsPLLRadar
A CMOS 49–63-GHz Phase-Locked Stepped-Chirp FMCW
一款采用22nm FD-SOI工艺的49-63 GHz双PLL锁相步进调频连续波雷达收发器
EIRP 9dBm, PN -101.09dBc/Hz@1MHz, RX NF 10dB, 测距5m, 分辨率1.4cm
JSSC 2025第11期Analog CircuitsNeural Network AcceleratorBandgap Reference
A Chopping-Free Single-Trim Bandgap Reference Using Amplifier With PTAT Offset H
提出一种无需斩波且单次修调的带隙基准电路，利用PTAT偏移放大器提高精度。
3–8 ppm/°C (-55°C~125°C), 1.5 µVrms噪声(0.1–10 Hz), 590 µA电流, 0.55 mm²面积
JSSC 2025第11期Clocking & PLLs
A Low-Spur and Low-Jitter Fractional Output Divider With Self-Adaption Frequency Filtering Technique Yumeng Yang
提出一种具有自适应频率滤波的低杂散低抖动分数输出分频器，用于DTC增益和INL背景校准。
28nm CMOS, 0.084 mm², 10-300 MHz, -80 dBc
JSSC 2025第11期RF & Wireless
A One-Step-Packaged CMOS /Microfluidics Wireless Bio-Analyzer for Point-of-Care Diagnostics Yan-Ting Hsiao , Ya-Chen Tsai , Wei Foo , Hung-Yu Hou, Yun-Chun Su , Shu-Yan Chuang, and Jun-Chau Chien
基于近场电感耦合的无线CMOS微流控生物分析器，用于即时诊断
180nm CMOS, 2.5V, 2mA, 0.24pArms噪声, 128.8dB动态范围
JSSC 2025第11期Data ConvertersNeural Interface
A Scalable 1024-Channel Ultra-Low-Power Spike Sorting Chip With Event-Driven Detection and
一款1024通道超低功耗尖峰排序芯片，用于大规模神经记录。
0.00029-mm²/channel, 74-nW/channel, 1000×数据压缩
JSSC 2025第11期RF & Wireless
A Sub-7-GHz Linear Receiver for 5G Local Area Base Station
一款用于5G局域基站应用的亚7GHz线性接收器，具有高线性度和低噪声系数。
40nm CMOS, 1.3V, 0.4-7.3GHz, 105-195mW, OIP3 27-38dBm, NF 3.2-5.8dB
JSSC 2025第11期Analog CircuitsNeural Interface
A TDMA Neural Recording SoC With IIR-RLS Adaptive Filters for 83.4 dB Artifact Suppression Across 256 Channels
一款采用IIR-RLS自适应滤波器的TDMA神经记录SoC，实现83.4 dB刺激伪迹抑制
65nm CMOS, 4.9/4.8 µVrms噪声, 5.8 µW功耗
JSSC 2025第11期RF & Wireless
A Wireless Power and Data Transfer System for Medical Implants Using a Miniaturized Inductive Link With Frequency-Splitting Enhancement
提出一种基于频率分裂增强的无线能量与数据传输系统，用于医疗植入设备，实现高效能量传输与高速数据通信。
60.2% PTE, 43.4mW PDL, 1Mb/s DR
JSSC 2025第11期Other
An 8.62-µW 75-dB DR SoC Fully Integrated SoC for Spoken
一款超低功耗全集成语音理解SoC，具备75dB动态范围和92.9%识别准确率
65nm CMOS, 8.62µW功耗, 2.23mm²面积, 93dB DR, 92.9%准确率
JSSC 2025第11期RF & WirelessTransceiver
An 8671875-GHz RF Transceiver for 578125-Gbs Plastic Waveguide Links With a CDR-
一款86.71875GHz RF收发器IC，采用CDR辅助载波同步技术，实现57.8125Gb/s PAM-4数据传输。
28nm CMOS, 57.8125Gb/s PAM-4, 1.5m波导传输, 3.5pJ/b/m能效比
JSSC 2025第11期Other
An Adhesive Interposer-Based Reconfigurable Multi-Sensor Patch Interface With On-Chip Quantized Time-Domain Feature
一种基于粘性插层的可重构多传感器贴片接口，集成了片上量化时域特征提取功能。
未明确提及具体性能指标
JSSC 2025第11期Other
An Analog Neuromorphic On-Chip Training System With IGZO TFT-Based 6T1C
提出基于IGZO TFT的6T1C突触结构，实现模拟神经形态芯片上的训练系统。
367个离散状态，8.95位ENOB，MNIST准确率97.1%
JSSC 2025第11期Image Sensors
An Area and Power E fficient Source Driver IC With Multi-Line Sensing Real-Time Pixel Compensation for OLED Displays
提出一种面积和功耗优化的源驱动IC，支持实时像素补偿和可变刷新率。
250nm CMOS, 5.17 LSB电流误差(1LSB=0.59nA), 4442.8μm²面积, 13.3mW功耗
JSSC 2025第11期Image Sensors
An Indirect ToF Sensor With In-Pixel Adaptive 16-Scheme for Background Light Rejection and Floating Diffusion
提出一种自适应16方案间接飞行时间传感器，有效抑制背景光并降低噪声。
160×120分辨率，0.3-2.9m测距范围，<2.7%深度噪声，<2.1%非线性，30fps@50MHz调制频率
JSSC 2025第11期RF & WirelessSAR ADC
Compressive Sensing Photoacoustic Imaging Receiver With Matrix-Vector-Multiplication SAR ADC
本文提出了一种用于可穿戴光声成像设备的压缩感知接收器，通过硬件嵌入压缩感知技术显著降低数据量。
57.5 dB SNDR at 20.41 MS/s, 3.5 nV/(Hz)^1/2 input-referred noise, 5.83 mW/channel
JSSC 2025第11期Other
Daedalus: A Physics-Inspired Mixed-Signal Optimization Engine With Dynamic Continuous-Time Injection for Solving 3-SAT Problems
Daedalus：一种基于物理启发的混合信号优化引擎，用于高效解决3-SAT问题。
28nm CMOS, 1.6µs/31.7µs求解时间, 7.8nJ/268.9nJ能耗
JSSC 2025第11期OtherNeural Network Accelerator
Design and Analysis of Ka-Band Variable-Gain Phase Shifter With Impedance-Invariant Vector Modulation Qingzhe Zhang , Student Member , IEEE, Yi Lai, Student Member , IEEE
提出一种Ka波段阻抗不变可变增益移相器，实现高精度相位和幅度控制。
7-bit相位分辨率(360°), 4-bit增益调节(7.5dB动态范围), 0.33°/0.10dB rms误差(移相模式), 0.23°/0.08dB rms误差(VGA模式), 7.4-12.2mW功耗
JSSC 2025第11期RF & Wireless
Fully Analog, Multi-Lag, RF Correlators for Code-Domain Radars Using
提出一种全模拟、无乘法器的射频相关器，用于高能效雷达应用。
22nm SOI-CMOS, 4GS/s, 256×256相关, >8bit精度, 1000 1b-TOPS/W, 1.3 1b-TOPS/mm²
JSSC 2025第11期Other
Guest Editorial Introduction to the Special Section on the 2025 IEEE International Solid-State Circuits Conference (ISSCC)
2025年IEEE ISSCC会议精选论文特辑，聚焦AI革命中的硅引擎技术。
无
JSSC 2025第11期MemorySRAMCIM
Hybrid SRAM/ROM Compute-in-Memory Architecture for High Task-Level Energy Efficiency in Transformer Models With 8928-kb/mm 2 Density in 28nm CMOS
首次提出超高密度SRAM/ROM混合存内计算架构，用于变压器模型的多位乘累加运算。
22-Mb ROM CiM, 896-kb SRAM CiM, 8928 kb/mm²
JSSC 2025第11期RF & Wireless
NeRF-Navi: An Energy-Efficient NeRF 3-D Path Planning Processor With Reconfigurable Approximate/Accurate Bit
NeRF-Navi是一款高效节能的3D路径规划处理器，通过创新设计降低能耗并保持高精度。
28nm CMOS, 6.48mm² die area, 1.2–8.8× lower path planning energy per task, 1.7–124× lower EDP
JSSC 2025第11期RF & WirelessTransceiver
New Associate Editor I
IEEE JSSC期刊宣布Vito Giannini博士担任新副编辑，专长RF和毫米波IC设计。
无
JSSC 2025第11期Other
The IEEE J OURNAL OF SOLID -STATE CIRCUITS is published by the IEEE Solid-State
IEEE固态电路期刊的编辑和委员会成员信息
无
JSSC 2025第12期Data ConvertersNeural Network Accelerator
A 12.8-GS/s Time-Interleaved Sub-Sampling ADC Front End With 38-GHz Input Bandwidth and >39-dB SNDR for 1–32 GHz in 22-nm FDSOI
一款128-GS/s时间交织子采样ADC前端，支持38GHz输入带宽，用于Ka波段卫星通信。
22nm FDSOI, 12.8GS/s, 38GHz带宽, 39dB SNDR@32GHz, 87mW功耗
JSSC 2025第12期OtherNeural Network Accelerator
A 14-b Energy-E fficient BW/Power Scalable CTDSM With a Frequency-Controlled
一种14位能效带宽/功率可调的连续时间ΔΣ调制器，适用于物联网传感器接口。
130nm CMOS, 0.9V, 1MHz采样频率, 85dB峰值SNDR, 46nV/√Hz输入噪声密度
JSSC 2025第12期Power ManagementNeural Network Accelerator
A 1.52-W Capacitor-Drop Sigma-Floating-SC AC/DC Converter for Grid Power to IoT Devices
提出一种基于开关电容的非隔离AC-DC转换器，适用于物联网和智能家居设备。
峰值效率81.3%，最大输出功率1.52W，功率密度739mW/cm³
JSSC 2025第12期Clocking & PLLsPLLCrystal Oscillator
A 46-GHz 545-fs rms PLL-XO Co-Design Featuring a Pulse-Injection XO Driver Can L
一种46GHz低抖动PLL-XO协同设计，采用脉冲注入XO驱动技术
4.6GHz, 545fs rms抖动, 7.24mW功耗
JSSC 2025第12期Data ConvertersSAR ADCNeural Network Accelerator
A 72-GS/s 9b Time-Interleaved Pipeline-SAR ADC Achieving 55.3/49.3-dB SFDR at 20-GHz /Nyquist Inputs in 16-nm FinFET
本文介绍了一种72-GS/s 9位时间交错流水线-SAR ADC，在20GHz输入下实现55dB SFDR。
72-GS/s, 9-bit, 393.6 mW, 46.4-dB SNDR, 63.6-dB SFDR
JSSC 2025第12期RF & WirelessNeural Network Accelerator
A 77-GHz Hybrid TDM-MIMO Phased-Array Radar With 186-m Detection Range and 3-cm Range Resolution
本文提出了一种77GHz混合TDM-MIMO相控阵雷达，采用55nm CMOS工艺，实现了186米探测范围和3厘米角分辨率。
55nm CMOS, 77GHz, 186m探测范围, 3cm角分辨率
JSSC 2025第12期Power Management
A Bi-Directional Dual-Path Boost–Buck Hybrid Converter for High-V oltage Power Transmission Delivery Cable in
提出一种双向双路径升压-降压混合转换器，用于人形机器人高压电力传输系统，减少电缆电流和重量。
峰值转换效率96.7%，最大功率传输能力45W
JSSC 2025第12期RF & WirelessVCO
A Blocker-Tolerant Receiver With VCO-Based Non-Uniform Multi-Level Time-Approximation Filter
一种基于VCO的非均匀多级时间近似滤波器毫米波接收器，具有高阻塞容忍度。
28nm CMOS, 0.83mm², 87mW, 65dB最大阻塞抑制, -36dB EVM(无阻塞), -31dB EVM(24dBc阻塞)
JSSC 2025第12期Data ConvertersSAR ADC
A Calibration-Free Pipelined-SAR ADC With Cross-Stage Gain-Mismatch Error Shaping and Inherent
提出一种无需校准的流水线-SAR ADC，采用跨级增益失配误差整形技术
55nm CMOS, 1.2V, 93.3dB SNDR, 156.25kHz带宽, 306.88uW功耗
JSSC 2025第12期OtherCrystal Oscillator
A Compact and Ultra-Low-Power 32-kHz Conduction-Angle-Adaptive
提出了一种超低功耗、紧凑的32kHz晶体振荡器，适用于实时时钟应用。
28nm CMOS, 0.38V, 0.36nW, -20°C to 85°C
JSSC 2025第12期Power Management
A Continuous-Time Capacitance-to-Digital Converter for Floating-Target
一种用于浮动目标位移测量的高性能连续时间电容数字转换器
180nm CMOS, 1.8V, 347µA, >143dB动态范围, <25ppm/°C温度系数
JSSC 2025第12期Data ConvertersSAR ADCDAC
A Cryo-CMOS 800-MS /s 7-bit Charge-Injection SAR ADC With Only 4-fF Input Capacitance and 64-dB SFDR in 40-nm Bulk CMOS
一款低温CMOS 800MS/s 7位电荷注入SAR ADC，输入电容仅4fF。
40nm CMOS, 0.84Vpp, 800MS/s, 6.5K, 2.89mW
JSSC 2025第12期mm-Wave
A D-Band 120-GHz 2-D Scalable 4 × 4 Relay Array With Orthogonally Polarized On-Chip Antennas and In-Front-End Fast 2-D Angle-of-Arrival
D波段120GHz 4×4可重构反射中继阵列，支持非视距通信。
22nm FD-SOI, 5×5mm, 23.6dB增益, 110-125GHz带宽, 360°相位调节
JSSC 2025第12期Digital CircuitsNeural Network Accelerator
A Dual-Input Bidirectional Three-Level Battery Charger Using Coarse-Fine VCF Balancing and Frequency Foldback Control for Foldable
双输入双向三电平电池充电器，支持无线电力共享和高效充电。
峰值充电效率96.8%，最大电压转换比92.9%
JSSC 2025第12期Data ConvertersSAR ADC
A Filter-Embedded Pipe-SAR ADC With Progressive Conversion and Floating Charge T
提出一种嵌入式滤波器的流水线SAR ADC架构，具有高效率和宽带宽特性。
28nm CMOS, 70.1-dB SNDR, 80-MHz带宽, 4.9mW功耗, 172.2dB FoM
JSSC 2025第12期Clocking & PLLsPLL
A Fractional-N Cascaded PLL With MMD-Based Quantization-Error Cancellation
提出一种基于MMD量化误差消除的级联分数-N锁相环，有效抑制量化噪声和带内分数杂散。
65nm CMOS, 82 MHz参考频率, 96 fs RMS抖动, -70.6 dBc带内分数杂散, 21.2 mW功耗, FoM -247.1 dB
JSSC 2025第12期OtherPower Amplifier
A GaN Switchless-Class-G-Doherty-Continuum Power Amplifier With 140%
提出一种基于开关无类G-多尔蒂连续理论的超宽带高效功率放大器设计
36.6–38.6 dBm输出功率, 38%–56%效率, 1.35至7.6 GHz频段, 140%分数带宽
JSSC 2025第12期Power Management
A Hybrid Bidirectional Converter With Always-Half-Inductor Current Using Adaptive Target Current Tracking for USB-to-2-Cell Applications
提出一种新型混合双向转换器，实现始终半电感电流，提升USB至双电池双向功率传输效率。
180nm CMOS, 4.7µH电感, 峰值效率97.4%（正向模式）和97%（OTG模式）
JSSC 2025第12期Power ManagementNeural Network Accelerator
A Low-EMI, High-DR Class-D Audio Amplifier With Double-Sided V oltage-Boosting Modulation Jhuang-Wei Cyue
本文提出一种采用双面电压提升调制的数字输入D类音频放大器，具有高动态范围和低电磁干扰。
动态范围121.3 dB，峰值信噪比115 dB，总谐波失真加噪声0.0019%，最大输出功率1.6 W，峰值功率效率87.2%
JSSC 2025第12期Clocking & PLLsDelta-Sigma ADCPLL
A Low-Jitter Fractional- N Digital PLL Using a Quantization-Error-Compensating B
提出一种采用量化误差补偿技术的低抖动分数-N数字锁相环
40nm CMOS, 14.4mW, 64fs rms抖动, -62.8dBc杂散
JSSC 2025第12期Clocking & PLLsPLL
A Low-Noise Digital PLL With an Adaptive Common-Mode Resonance Tuning Technique for V oltage-Biased Oscillators
提出一种采用自适应共模谐振调谐技术的低噪声数字PLL，优化相位噪声性能。
45.9 fs抖动，-257 dB功率-抖动优值，-146.6 dBc/Hz @10MHz偏移，4.75GHz载波
JSSC 2025第12期RF & Wireless
A Millimeter-Wave Direct Digital Transmitter Using Multiphase Subharmonic Switching PA
一种采用多相次谐波开关技术的毫米波直接数字发射机，实现高效率和宽信号带宽。
24 GHz, 19.2-dBm峰值输出功率, 38.3%峰值功率附加效率
JSSC 2025第12期RF & Wireless
A Shoot-Through-Free 180-MHz Isolated Converter With PG-Downsized PA for Low EMI
一种180MHz低EMI隔离转换器，采用PG缩放的D类功率放大器，有效消除偶极子辐射并防止直通电流。
45.3%峰值效率，1W最大输出功率，符合CISPR-32 Class-B标准
JSSC 2025第12期RF & WirelessPower Amplifier
A Symbol-Based Power-Tracking Supply Modulator Integrated With a 28-GHz CMOS PA
提出一种基于符号功率追踪的电源调制器与28GHz CMOS PA集成方案，提升5G NR FR2频段能效。
28nm CMOS, 400MHz 5G FR2 64QAM信号支持, 20ns/V转换速度
JSSC 2025第12期Power ManagementEnergy Harvesting
A Synchronous Piezoelectric–Electromagnetic Hybrid Energy Harvesting Platform With Coil-Sharing Scheme Yuchen Wei
提出一种无电感、无电容的压电-电磁混合能量收集平台，实现全集成系统。
1.8V和5V双稳压输出，最大输出功率2.72mW，峰值效率90%
JSSC 2025第12期OtherNeural Network Accelerator
A Trimming-Free 3-in-1 Multi-Mode Passive Switched-Capacitor Amplifier With an Absolute Logarithmic Error of 0.5 dB up to 200
一种无需校准的3合1多模式被动开关电容放大器，具有自动增益控制和对数增益功能。
总增益9.5–85.5 dB，输入参考噪声4.7 µVrms，带宽136 kHz
JSSC 2025第12期Power Management
A Two-Stage 12–1-V Converter Featuring Regulated Resonant SC Regulators and Collaborative Control Scheme Shengdao Ren, Student Member , IEEE, Yukan Du, Student Member , IEEE
提出一种采用谐振开关电容调节器的两级转换器，提升数据中心电源效率和功率密度。
峰值效率89.3%，12:1-V转换，4-A/20-ns负载电流阶跃
JSSC 2025第12期RF & WirelessDelta-Sigma ADCNeural Network Accelerator
CORDIC-Less Digital Polar Transmitter Architecture Based on Delta-Sigma Modulator
提出一种基于Delta-Sigma调制器的无CORDIC数字极坐标发射机架构，提升功率效率和线性度。
65nm CMOS, 33.5%峰值功率附加效率, 24.2-dBm输出功率, 50-MSymbol/s 256-QAM
JSSC 2025第12期Other
Design of G-Band Watt-Level GaN Power Amplifier With Multiband Large-Signal Impedance Correction and Circuit-Package Co-Design Technique Weibo Wang, Zhe Li, Kai Li , Haifeng Cheng , Fangjin Guo
设计了一种G波段瓦特级氮化镓功率放大器，采用多频段大信号阻抗校正技术
216 GHz时输出功率100 mW，功率密度超过1.35 W/mm
JSSC 2025第12期Data ConvertersSAR ADC
Erratum Erratum to “A 7-bit 1.15-GS/s 2.6-bit/Cycle Asynchronous SAR ADC Using Comparator Decision Skip Technique With Background Offset Calibration”
论文更正了异步SAR ADC中ENOB和FoMw的计算方法，采用SNDR公式以确保一致性。
7-bit, 115-GSs, 26-bitCycle
JSSC 2025第12期Other
Guest Editorial Introduction to the Special Section on the 2025 IEEE International Solid-State Circuits Conference (ISSCC)
2025年IEEE ISSCC会议精选文章展示固态电路与SoC创新。
无
JSSC 2025第12期Other
New Associate Editor I
Kaiyuan Yang博士成为IEEE JSSC期刊新副编辑，专注于低功耗集成电路和生物电子植入物设计。
无
JSSC 2025第12期Power Management
SLiMDO: A Single-Link Multi-Domain-Output Isolated DC–DC Converter With Passive Magnetic Flux Sharing for Local Energy Distribution and Rx Behavior Sensing-Based Global
介绍了一种小型单链路多域输出隔离DC-DC转换器设计，通过被动磁通共享实现自动能量分配。
0.18-µm CMOS, 3.3-V I/O, 62.6% peak efficiency at ~600 mW, 1.13-W max power
JSSC 2025第12期Other
The IEEE J OURNAL OF SOLID -STATE CIRCUITS is published by the IEEE Solid-State
IEEE JSSC期刊论文的编辑和委员会成员信息
无关键性能指标