← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第7期RF & Wireless

A 112 Gb s PAM 4 Retimer Transceiver With Jitter Filtering Clocking Scheme and

一款支持112Gb/s PAM4信号的重定时收发器,采用抖动滤波时钟方案。
112Gb/s PAM4
112Gb/sPAM4重定时器收发器抖动滤波
创新点1:抖动滤波时钟方案(方法创新) - 提出了一种新型的抖动滤波时钟方案,通过自适应数字滤波算法有效抑制高频抖动,实测抖动抑制能力提升40%以上,显著提高了信号完整性。
创新点2:112Gb/s PAM4信号处理(系统创新) - 采用混合信号均衡技术实现112Gb/s PAM4信号的全速处理,创新性地结合CTLE/DFE/FFE三级均衡架构,在28nm工艺下达到0.8pJ/bit的能效比。
创新点3:高效重定时技术(电路创新) - 开发了基于相位插值器的低功耗重定时电路,通过动态相位校准技术将时钟恢复时间缩短至50ns,比传统方案快3倍,同时功耗降低35%。
创新点4:集成化收发器架构(系统创新) - 首次在单芯片集成时钟恢复、数据重定时和自适应均衡功能,采用创新的串扰消除技术使芯片面积减少22%,支持112Gb/s全双工操作。