← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第4期Other3nm

A 32 Gb s 036 pJ bit 3 nm Chiplet IO Using 25 D CoWoS Package With Real Time an

介绍了一种采用3nm工艺和25D CoWoS封装的32Gb/s芯片间IO技术。
32Gb/s, 0.36pJ/bit
芯片间IO3nm工艺CoWoS封装低功耗高速传输
创新点1:3nm工艺技术(方法创新) - 采用业界领先的3nm制程工艺,显著提升晶体管密度和能效比,实现32 Gb/s的高速率传输,同时将功耗降低至0.36 pJ/bit,为高性能IO设计提供了工艺基础。
创新点2:25D CoWoS封装技术(系统创新) - 利用25D Chip-on-Wafer-on-Substrate (CoWoS)先进封装技术,实现芯片间高密度互连,优化信号完整性,同时减少寄生效应,支持高速数据传输的稳定性和可靠性。
创新点3:实时性能优化(电路创新) - 通过动态调整时钟分配和信号均衡技术,实时优化IO接口的时序和功耗,确保在32 Gb/s速率下的低延迟和高能效,满足实时数据处理需求。
创新点4:高能效比设计(系统创新) - 结合3nm工艺和25D封装,通过协同设计实现系统级能效优化,在32 Gb/s速率下功耗仅为0.36 pJ/bit,为未来高速互联芯片设定了新的能效标杆。