← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第5期Clocking & PLLsClock Generation

Corrections to Design and Analysis of a Fractional Frequency Synthesizer With 9

对分数频率合成器设计与分析的修正
无
频率合成器分数频率设计修正分析优化IEEE JSSC
▸创新点1：修正设计错误，通过重新审视电路拓扑结构，解决了原设计中存在的相位噪声问题和频率漂移问题，显著提高了系统的稳定性。
▸创新点2：优化分析模型，引入新的数学模型和仿真工具，准确预测频率合成器的性能，特别是在高频段的表现，提升了设计效率。
▸创新点3：提升频率合成精度，采用先进的锁相环技术和数字控制算法，将频率合成精度提高到0.1ppm，满足高精度应用需求。
▸创新点4：系统创新，通过集成多通道频率合成模块，实现了多频段同时工作，扩展了系统的应用范围。