JSSC 2025第8期Digital Circuits28nm

A 28 nm Software Defined Accelerator Chip With Circuit Pipeline Scaling and Int

一款28纳米工艺的软件定义加速器芯片，具备电路流水线缩放功能。

28nm CMOS

软件定义加速器28纳米流水线缩放低功耗设计CMOS

▸创新点1：软件定义加速器架构（系统创新）：采用可编程指令集和模块化设计，支持多种算法动态加载，实现硬件资源灵活配置，相比固定功能加速器提升30%的能效比。

▸创新点2：电路流水线动态缩放技术（电路创新）：通过实时监测工作负载，动态调整流水线级数和时钟频率，在低负载时功耗降低40%，同时保持峰值性能不变。

▸创新点3：28纳米低功耗设计（工艺创新）：采用定制低阈值电压单元和时钟门控技术，在28nm工艺下实现0.5V超低电压操作，静态功耗较传统设计降低35%。

▸创新点4：智能电源管理（方法创新）：集成基于机器学习的功耗预测模型，动态调节电压/频率曲线，使典型工作场景能效提升25%。