← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第8期Memory22nmSRAM

A 05 V 125 MHz 256 Kb 22 nm SRAM With 10 aJ bit Active Energy and 10 pW bit Shu

一种低功耗高性能的22纳米SRAM设计
22 nm CMOS, 0.5V, 125 MHz
SRAM低功耗高频率22纳米低电压
创新点1:05 V低电压工作(电路创新) - 该论文通过优化SRAM单元设计和电源管理电路,实现了在0.5V超低电压下的稳定工作,显著降低了静态功耗,适用于能量受限的应用场景。
创新点2:125 MHz高频率(系统创新) - 在22 nm工艺下,通过创新的时序控制和信号路径优化,实现了125 MHz的高频操作,提升了SRAM的数据吞吐率,适用于高性能计算需求。
创新点3:10 aJ bit低能耗(方法创新) - 采用新型的低功耗写入和读取技术,将每位操作能耗降低至10 aJ,大幅提升了能效比,为物联网和移动设备提供了节能解决方案。
创新点4:10 pW bit静态功耗(电路创新) - 通过创新的泄漏电流抑制技术和电源门控设计,将每位静态功耗控制在10 pW,进一步延长了电池寿命,适用于长期运行的嵌入式系统。