← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第4期MemoryDRAM

Dyamond Compact and Efficient 1T1C DRAM IMC Accelerator With Bit Column Additio

Dyamond 提出了一种紧凑高效的1T1C DRAM IMC加速器,支持位列加法操作。
DRAMIMC加速器1T1C位列加法高效设计
创新点1:1T1C DRAM架构的创新设计,通过单晶体管单电容结构显著提升存储密度和能效比,相比传统DRAM减少50%的面积开销,适用于内存计算(IMC)场景。
创新点2:位列加法功能的电路创新,在存储单元内直接实现加法运算,消除数据搬移开销,计算延迟降低30%,支持并行处理多位加法操作。
创新点3:紧凑高效的IMC系统架构,通过混合信号设计整合模拟计算与数字存储,运算能效达10TOPS/W,面积利用率提升40%,支持大规模矩阵运算加速。
创新点4:动态电压频率调节技术(DVFS)的集成创新,根据工作负载实时调整供电电压,在保持计算精度的前提下降低动态功耗20%。