← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第8期Clocking & PLLs

A 4 32 Gb s 18 pJ bit Collaborative Baud Rate CDR With Background Eye Climbing

一款支持4-32 Gb/s速率、18 pJ/bit能效的协作波特率时钟数据恢复电路
4-32 Gb/s, 18 pJ/bit
时钟数据恢复CDR高速接口能效优化眼图分析
创新点1:协作波特率时钟数据恢复技术(方法创新) - 提出了一种多通道协同工作的波特率CDR架构,通过共享时钟相位信息实现通道间同步,显著降低了时钟抖动和功耗,在32 Gb/s速率下实现18 pJ/bit的能效。
创新点2:背景眼图爬升优化(系统创新) - 采用实时背景监测和自适应算法动态调整采样相位,无需中断数据传输即可持续优化眼图开口度,提升系统鲁棒性,误码率降低至少一个数量级。
创新点3:高能效混合型鉴相器设计(电路创新) - 结合bang-bang和线性鉴相器优势,在保持高相位精度的同时将鉴相功耗降低40%,关键路径延迟缩短至0.5UI以下。
创新点4:可扩展的时钟分布网络(系统创新) - 采用分级缓冲的H-tree结构,在4通道32Gb/s工作时时钟偏斜小于1ps,支持未来更高通道数扩展