▸创新点1：超低压设计（电路创新） - 该论文提出了一种在超低电源电压（如0.5V或更低）下工作的PLL架构，通过优化MOS管偏置和级间耦合技术，显著降低了整体功耗，同时保持了良好的相位噪声性能（如-110dBc/Hz @1MHz偏移）。
▸创新点2：无偏置电流技术（方法创新） - 采用新型的自偏置环路设计，完全消除了传统PLL中静态偏置电流的需求，这不仅减少了功耗（如降低30%以上），还避免了偏置电路引入的噪声，提升了系统稳定性。
▸创新点3：分数N混合PLL架构（系统创新） - 结合数字ΔΣ调制与模拟相位插值技术，实现了高分辨率分数N分频（如<1ps抖动），同时通过混合信号路径优化，解决了纯数字PLL在高频时的量化噪声问题。
▸创新点4：电压调制技术（电路创新） - 引入动态电压调制机制，根据工作频率实时调整内部节点电压（如0.3V至0.6V范围），在锁定状态下进一步降低功耗40%，且不影响环路带宽（如保持2MHz）