JSSC 2025第7期Clocking & PLLs28nm

A Charge Domain Fractional N ADPLL Based on Charge Steering Sampling

基于电荷导向采样的电荷域分数N ADPLL设计

28nm CMOS, 1.2V, 100MS/s

电荷域分数N ADPLL电荷导向采样相位检测CMOS

▸创新点1：电荷域分数N ADPLL架构，采用电荷域技术实现分数N频率合成，相比传统电压域架构具有更高的线性度和更低的噪声，系统创新。

▸创新点2：电荷导向采样技术，通过优化电荷采样过程，显著降低了采样噪声和功耗，电路创新，采样精度提升20%。

▸创新点3：高精度相位检测，引入新型相位检测算法，提高了相位检测的精度和速度，方法创新，相位误差降低30%。

▸创新点4：集成电荷泵和滤波器，将电荷泵与滤波器集成在同一模块中，减少了电路面积和功耗，电路创新，面积缩小15%。