← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第2期RF & Wireless

DAP A 507 GMACs J 256 Core Domain Adaptive Processor for Wireless Communication

一款用于无线通信的507 GMACs、256核域自适应处理器
507 GMACs, 256 Core
无线通信域自适应处理器并行计算能效优化硬件加速
创新点1:高能效域自适应架构(系统创新)。该处理器采用动态电压频率调整(DVFS)和自适应时钟门控技术,根据无线通信信道条件实时调整计算资源,能效比达到507 GMACs/J,较传统架构提升40%。
创新点2:大规模并行计算核心设计(架构创新)。集成256个可重构计算核心,支持SIMD和MIMD混合模式,通过数据流驱动调度实现95%的硬件利用率,峰值算力达507 GMACs。
创新点3:无线通信专用优化(方法创新)。针对5G NR标准开发专用指令集,支持LDPC/Polar编解码加速,时延降低至传统DSP的1/8,同时提供灵活的可编程接口。
创新点4:异构内存子系统(电路创新)。采用3级分块式SRAM与HBM混合存储,通过近存计算架构将数据搬运功耗降低62%,带宽利用率达92%。