← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第2期Clocking & PLLs

A 1224 GHz MDLL With a 102 Multiplication Factor Using a Power Gating Based Rin

提出一种基于电源门控的1224 GHz MDLL，实现102倍乘法因子。
1224 GHz, 102倍乘法因子
MDLL电源门控高频乘法因子时钟生成
▸创新点1：电源门控技术（方法创新） - 采用电源门控技术显著降低电路功耗，优化了高频MDLL的能效表现，适用于低功耗应用场景。
▸创新点2：102倍乘法因子（电路创新） - 实现了102倍的高乘法因子，突破了传统MDLL的频率限制，提升了频率合成器的性能。
▸创新点3：高频MDLL设计（系统创新） - 设计了1224 GHz的高频MDLL系统，满足了高频通信和雷达系统对高精度时钟信号的需求。