← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第6期MemoryDRAMNeural Network Accelerator

Dual Input Stacked Inverter Based Single Ended DRAM Sense Amplifier Using BL Sw

基于双输入堆叠反相器的单端DRAM感测放大器设计
DRAM感测放大器单端堆叠反相器BL开关
创新点1:双输入堆叠反相器结构(电路创新)——通过堆叠两个反相器并引入双输入设计,显著提升感测放大器的增益和噪声容限,同时降低功耗,实测增益提升30%以上。
创新点2:单端DRAM感测方案(系统创新)——采用单端信号检测替代传统差分结构,减少50%的位线布线面积,并通过动态参考电压校准技术维持相同的信噪比。
创新点3:BL开关优化设计(方法创新)——提出分级控制BL开关时序的策略,在预充电和感测阶段分别优化导通电阻,使存取速度提升20%且电荷泄漏降低至传统方案的1/5。
创新点4:混合电压域接口设计(电路创新)——在堆叠反相器中集成电平转换功能,支持1.2V核心电压与0.8V位线电压的直接耦合,消除额外缓冲级带来的延迟。