JSSC 2025第6期Memory65nmDRAM

A 16 kB 65 nm GC eDRAM Macro With Internal Bias Voltage Generation Providing Ov

一篇关于65nm工艺下16kB GC eDRAM宏的论文，重点介绍内部偏置电压生成技术。

16kB, 65nm

eDRAM65nm工艺内部偏置电压存储器设计低功耗

▸创新点1：内部偏置电压生成技术 - 该论文提出了一种创新的内部偏置电压生成电路，能够在65nm工艺下稳定提供所需的偏置电压，显著降低了外部电源的依赖，提高了系统的集成度和可靠性。

▸创新点2：65nm工艺优化 - 通过精细的工艺优化，论文在65nm工艺节点上实现了16 kB eDRAM的高密度存储，同时保持了较低的功耗和较高的性能，展示了工艺与电路协同设计的优势。

▸创新点3：GC eDRAM设计 - 采用创新的GC（增益单元）eDRAM架构，该设计在保持高速读写性能的同时，显著降低了存储单元的漏电流，延长了数据保持时间，适用于低功耗应用场景。

▸创新点4：系统级能效优化 - 论文通过系统级的能效优化策略，结合内部偏置电压生成和工艺优化，整体提升了eDRAM宏的能效比，适用于高性能计算和移动设备等应用。