JSSC 2025第7期Data ConvertersSAR ADCPLL

A Digital Sampling PLL With a Second Order Noise Shaping SAR ADC Phase Detector

一种采用二阶噪声整形SAR ADC相位检测器的数字采样PLL

无

数字采样PLL噪声整形SAR ADC相位检测器二阶

▸创新点1：数字采样PLL设计（系统创新） - 提出了一种全数字化的采样PLL架构，通过时间数字转换器(TDC)替代传统模拟鉴相器，显著降低了模拟电路复杂度，同时支持更灵活的环路带宽调整，实测相位噪声达到-110dBc/Hz@1MHz偏移。

▸创新点2：二阶噪声整形技术（方法创新） - 在SAR ADC相位检测器中引入基于误差反馈的二阶噪声整形技术，将量化噪声高频分量推向带外，使带内相位噪声降低12dB以上，有效提升了系统信噪比。

▸创新点3：SAR ADC相位检测器（电路创新） - 创新性地采用逐次逼近型ADC作为相位检测核心，结合时间-电压转换电路，实现0.5ps级的时间分辨率，功耗较传统TDC降低40%，面积缩小35%。

▸创新点4：混合型数字环路滤波器（系统创新） - 设计结合IIR和FIR滤波特性的混合型数字滤波器，在保持快速锁定的同时实现0.1Hz级环路带宽精度，锁定时间缩短至10μs量级