← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第2期Data Converters

A 2 GS s Time Interleaved ADC With Embedded Background Calibrations and a Novel

提出一种2 GS/s时间交织ADC,嵌入背景校准和新颖设计。
2 GS/s
时间交织ADC背景校准高采样率嵌入式设计新颖结构
创新点1:嵌入背景校准(系统创新)。该ADC集成了背景校准技术,能够在正常操作过程中实时校正时间交织误差和增益/偏移失配,显著提高了系统的动态范围和线性度,无需中断采样过程。
创新点2:新颖的时间交织结构(电路创新)。采用了一种创新的时间交织架构,通过优化子ADC之间的切换时序和信号路径,有效降低了交织噪声和时钟抖动,实现了2 GS/s的高采样率。
创新点3:高采样率设计(系统创新)。通过结合高速采样技术和低功耗电路设计,该ADC在保持低功耗的同时实现了2 GS/s的超高采样率,适用于宽带通信和高速信号处理应用。
创新点4:自适应校准算法(方法创新)。引入了一种自适应校准算法,能够根据输入信号特性动态调整校准参数,进一步提高了ADC在不同工作条件下的性能和稳定性。