← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2025第1期MemorySRAM

PICO RAM A PVT Insensitive Analog Compute In Memory SRAM Macro With In Situ Mul

该论文提出了一种PVT不敏感的模拟计算内存SRAM宏单元PICO RAM,支持原位乘法运算。
SRAM模拟计算内存计算PVT不敏感原位乘法
创新点1:PVT不敏感设计(电路创新)。通过引入自适应偏置电路和补偿机制,有效降低了工艺、电压和温度(PVT)变化对SRAM宏性能的影响,提升了系统的稳定性和可靠性。
创新点2:模拟计算内存(系统创新)。将模拟计算功能直接集成到SRAM单元中,实现了数据存储与计算的深度融合,显著减少了数据传输开销,提高了计算效率。
创新点3:原位乘法运算(方法创新)。在SRAM单元内部实现乘法运算,避免了传统架构中数据搬移的延迟和功耗,提升了计算速度和能效比。
创新点4:高性能指标(系统创新)。该设计在典型工艺角下实现了低于1ns的乘法运算延迟和低于10pJ/op的能效,显著优于传统计算架构。