JSSC 分类

Digital Circuits

265 篇期刊论文

子分类 Subcategories
Neural Network Accelerator
51 篇
Processor/CPU
17 篇
CIM
1 篇
JSSC 2025第1期Digital Circuits
A 28 nm 288 TOPS W Attention Based NN Processor With Correlative CIM
28纳米工艺下基于注意力机制的神经网络处理器，支持288 TOPS算力
28nm CMOS, 288 TOPS
JSSC 2025第1期Digital Circuits
A 469 TOPS W Training 234 J Image Inference On Chip Training Accelerator With I
一款高性能芯片训练加速器，支持469 TOPS/W训练和234 J图像推理
469 TOPS/W训练, 234 J图像推理
JSSC 2025第1期Digital Circuits
An Energy Efficient Processor for Real Time Semantic LiDAR SLAM in
一种用于移动机器人实时语义LiDAR SLAM的能效处理器
28nm CMOS, 1.2V, 100MS/s
JSSC 2025第1期Digital Circuits
Energy Efficient Flexible RNS CKKS Processor for FHE Based Privacy Preserving C
一种基于灵活RNS CKKS架构的高效能全同态加密隐私保护处理器。
无
JSSC 2025第1期Digital Circuits
Mobile PBR A 28 nm Energy Efficient Rendering Processor for
一款28纳米工艺的高能效渲染处理器，用于实现逼真增强现实效果。
28nm CMOS
JSSC 2025第2期Digital Circuits
DAP A 507 GMACs J 256 Core Domain Adaptive Processor for
一款用于无线通信的507 GMACs、256核域自适应处理器
507 GMACs, 256 Core
JSSC 2025第3期Digital CircuitsNeural Network Accelerator
A1 . 8 - G Input-Impedance 0.15-μV Input-Referred- Ripple Chopper Amplifier With Local Positive Feedback and SAR-Assisted
提出一种采用局部正反馈环的斩波放大器，实现高输入阻抗和低输入纹波。
0.18μm CMOS, 5V供电, 1.07mA电流, 1.8GΩ输入阻抗, 0.15μV输入纹波
JSSC 2025第5期Digital Circuits
A 443 mW 624 fps Hyperspectral Image Processor for Spectral Unmixing in MAV Rem
一款用于微型飞行器遥感光谱解混的低功耗高帧率超光谱图像处理器
443 mW, 624 fps
JSSC 2025第5期Digital Circuits
A Real Time Speech Enhancement Processor for Hearing Aids in 28 nm CMOS
一款基于28纳米CMOS工艺的实时语音增强处理器，专为助听器设计。
28nm CMOS, 1.2V
JSSC 2025第5期Digital Circuits
SESOMP A Scalable and Energy Efficient Self Organizing Map Processor for IoT De
一篇关于可扩展且节能的自组织映射处理器在物联网中应用的JSSC论文
无
JSSC 2025第6期Digital Circuits
How to Keep Pushing ML Accelerator
探讨如何通过理解Rooflines模型持续提升机器学习加速器性能
无
JSSC 2025第7期Digital CircuitsNeural Network Accelerator
An Inductive Loading Simultaneous Noise and Input
该论文提出了一种电感负载同时噪声和输入匹配技术
无
JSSC 2025第8期Digital CircuitsNeural Network Accelerator
A 26 G Input Impedance 112 dB Dynamic Range Two Step
一款具有26G输入阻抗和112dB动态范围的两步直接转换前端设计
26G输入阻抗, 112dB动态范围
JSSC 2025第8期Digital Circuits
A 28 nm Software Defined Accelerator Chip With Circuit Pipeline Scaling and Int
一款28纳米工艺的软件定义加速器芯片，具备电路流水线缩放功能。
28nm CMOS
JSSC 2025第9期Digital CircuitsNeural Network Accelerator
A 255 V Input 100 V Output 862 Peak Efficiency
一篇关于高效能混合转换器的IEEE JSSC论文
255V Input, 100V Output, 862 Peak Efficiency
JSSC 2025第12期Digital CircuitsNeural Network Accelerator
A Dual-Input Bidirectional Three-Level Battery Charger Using Coarse-Fine VCF Balancing and Frequency Foldback Control for Foldable
双输入双向三电平电池充电器，支持无线电力共享和高效充电。
峰值充电效率96.8%，最大电压转换比92.9%
JSSC 2024第1期Digital Circuits
C-DNN: An Energy-Efficient Complementary Deep-Neural-Network Processor With Heterogeneous CNN/SNN
提出一种结合CNN和SNN的互补DNN处理器，实现高效能推理与训练。
85.8 TOPS/W (CIFAR-10), 79.9 TOPS/W (CIFAR-100)
JSSC 2024第1期Digital Circuits
MetaVRain A Mobile Neural 3-D Rendering Processor With Bundle-Frame-Familiarity-
MetaVRain是一款面向移动设备的低功耗神经3D渲染处理器，采用仿生视觉感知架构解决NeRF渲染的高运算强度问题。
未明确提及（需补充具体数据如功耗/算力指标）
JSSC 2024第1期Digital Circuits
Multipurpose Deep-Learning Accelerator for Arbitrary Quantization With Reduction of Storage, Logic, and
提出一种支持任意量化的深度学习加速器，具有高效能和多格式数据处理能力。
28nm LP CMOS, 1-8 bit, 30% sparsity, 0.87-5.55 TOPS, 15.1-95.9 TOPS/W
JSSC 2024第2期Digital CircuitsNeural Network AcceleratorBiosignal
A 136-G Input-Impedance Active Electrode for Non-Contact Biopotential
一种136GΩ输入阻抗的有源电极电路，用于非接触式生物电位信号检测。
136GΩ@60Hz, 19.5fF, 700mVpp, 0.72µVrms, 10.46µW@1.2V
JSSC 2024第3期Digital CircuitsNeural Network Accelerator
A Li-Ion Battery Input Highly Integrated LED Driver With 96.8% Peak Efficiency and Dual-Color
一款高效集成的锂离子电池供电LED驱动器，峰值效率达96.8%，支持双色混合调光。
0.18-µm BCD, 2.7–4.2V, 270-550mA, 96.8% peak efficiency
JSSC 2024第3期Digital Circuits
EPU: An Energy-Efficient Explainable AI Accelerator With Sparsity-Free Computation and Heat Map Compression/Pruning
EPU是首个专为可解释AI设计的硬件加速器，提升系统性能并减少内存占用。
无
JSSC 2024第3期Digital Circuits
FreFlex: A High-Performance Processor for Convolution and Attention Computations via Sparsity-Adaptive Dynamic Frequency
FreFlex处理器通过稀疏自适应动态频率调制和二维脉动阵列提升卷积和注意力计算的能效和性能。
160 GOPS/s/mm², 1.1 GHz, 0.6–1.0 TOPS/W
JSSC 2024第5期Digital Circuits
A 44.2-TOPS/W CNN Processor With Variation-Tolerant Analog Datapath and Variation Compensating Circuit Jin-O Seo
提出一种具有抗PVT变化模拟数据路径的CNN处理器，实现高能效和低计算误差。
28nm CMOS, 437.9 TOPS/W (模拟数据路径), 44.2 TOPS/W (全系统), ±10%电压变化, -20°C至85°C温度变化下精度损失<0.5%
JSSC 2024第6期Digital Circuits
A 288-mW Accelerator IC for Dark Channel Prior-Based Blind Image Deblurring Po-S
本文提出了一种基于暗通道先验的盲图像去模糊加速器，显著降低了计算延迟和功耗。
40nm CMOS, 0.65V, 65MHz, 28.8mW
JSSC 2024第6期Digital Circuits
HGRP: A 181- µW Real-Time Hand Gesture Recognition Processor Based on Bi-Directional Convolution and Iteration-Free
提出一种基于双向卷积的181µW超低功耗实时手势识别处理器。
65nm CMOS, 0.58V, 181µW
JSSC 2024第7期Digital CircuitsNeural Network Accelerator
A 3.8-mW 1.9-m/ √Hz Electrical Impedance Tomography IC With High Input Impedance and Loading Effect Calibration for 3-D Early Breast Cancer
一款低功耗高输入阻抗的3D电阻抗断层成像芯片，提升接触阻抗变化下的稳定性。
3.8mW功耗（不包括注入电流），1.9mΩ/√Hz阻抗分辨率，2.9GΩ@100Hz输入阻抗，230kΩ@1MHz输入阻抗
JSSC 2024第8期Digital Circuits
ANP-I: A 28-nm 1.5-pJ/SOP Asynchronous Spiking Neural Network Processor Enabling Sub-0.1-µJ/Sample On-Chip Learning for Edge-AI Applications
提出一种28nm异步脉冲神经网络处理器，通过优化学习算法降低片上学习能耗。
28nm CMOS, 0.56V, 40MHz, 1.25mm², <0.1µJ/样本学习能耗
JSSC 2024第9期Digital Circuits
A 28-nm Energy-Efficient Sparse Neural Network Processor for Point Cloud Applications Using Block-Wise Online Neighbor Searching
提出一种28nm能效稀疏神经网络处理器，用于点云应用，支持2-D/3-D统一稀疏卷积。
28nm CMOS, 4.68-TOPS/W峰值能效
JSSC 2024第9期Digital Circuits
A Dynamic Execution Neural Network Processor for Fine-Grained Mixed-Precision Model Training Based on Online Quantization Sensitivity Analysis Ruoyang Liu
提出动态执行神经网络处理器，支持细粒度混合精度训练，提升能效和面积效率。
13.2-TFLOPS/W能效, 1.07-TFLOPS/mm²面积效率
JSSC 2024第9期Digital CircuitsNeural Network Accelerator
An Energy-Efficient Neural Network Accelerator With Improved Resilience Against
一款具有抗故障攻击能力的能效神经网络加速器ASIC。
高错误检测能力，面积开销5.9%，对NN精度影响可忽略
JSSC 2024第9期Digital Circuits
INTIACC: A Programmable Floating- Point Accelerator for Partial Differential
INTIACC是一种可编程浮点加速器，用于高精度求解多种偏微分方程。
65nm CMOS, 1V, 570MHz, 9.12GFLOPS
JSSC 2024第10期Digital CircuitsNeural Network Accelerator
A 0.67-to-5.4 TSOPs/W Spiking Neural Network Accelerator With 128/256 Reconfigurable Neurons and Asynchronous Fully Connected Synapses Xiang’ao Qi
一款支持128/256可重构神经元的SNN加速器，实现LIF和IZ神经元模型切换，峰值能效达5.37 TSOPs/W。
峰值能效5.37 TSOPs/W，吞吐量25.6 MSOPs/s，图像特征提取能耗9.27 pJ/pixel
JSSC 2024第10期Digital Circuits
A 73.8k-Inference/mJ SVM Learning Accelerator for Brain Pattern Recognition Tzu-Wei Tong, Tai-Jung Chen , Yi-Yen Hsieh , and Chia-Hsiang Yang
一款用于脑模式识别的低功耗SVM学习加速器，采用CP-SVM算法和硬件优化，显著提升能效。
40nm CMOS, 0.85V, 40MHz, 9.68mW, 73.8k inference/mJ
JSSC 2024第10期Digital Circuits
Ayaka: A Versatile Transformer Accelerator With Low-Rank Estimation and
Ayaka是一款多功能Transformer加速器，通过低秩估计和异构优化解决计算瓶颈问题。
无
JSSC 2024第10期Digital Circuits
CIMFormer A Systolic CIM-Array-Based Transformer Accelerator With Token-Pruning-
CIMFormer是一种基于脉动CIM阵列的Transformer加速器，通过令牌剪枝优化注意力计算。
无
JSSC 2023第1期Digital Circuits
A 16-nm 784-Core Digital Signal Processor Array, Assembled as a 2 × 2 Dielet With 10- μm Pitch Interdielet I/O for Runtime Multiprogram Reconfiguration Sumeet
开发了一种高效能、多程序运行时可重构的通用数字信号处理器（UDSP）。
16-nm, 784-Core
JSSC 2023第1期Digital Circuits
A 96.2-nJ/class Neural Signal Processor With Adaptable Intelligence for
首款用于癫痫预测的神经信号处理器，集成预处理、特征提取、可重构SVM核和后处理单元，提升预测性能。
92.0%灵敏度, 0.57/h误报率, 8.44ms训练延迟, 2.31mW功耗, 6.05MHz频率
JSSC 2023第1期Digital Circuits
A Systolic Neural CPU Processor Combining Deep Learning and General-Purpose Computing With Enhanced Data Locality and End-to-End Performance Y uhao Ju , Student Member , IEEE,a n dJ i eG u , Senior Member , IEEE
提出一种结合深度学习与通用计算的脉动神经网络CPU处理器，提升机器学习任务性能。
65nm, 1.8TOPs/W, 95% PE利用率
JSSC 2023第1期Digital CircuitsNeural Network Accelerator
A Threshold Implementation-Based Neural Network Accelerator With Power and Electromagnetic Side-Channel Countermeasures
基于阈值实现的神经网络加速器，有效抵御功耗和电磁侧信道攻击。
28nm CMOS, 0.95V, 125MHz
JSSC 2023第1期Digital Circuits
An Energy-Efficient Transformer Processor Exploiting Dynamic Weak Relevances in G
提出一种能效优化的Transformer处理器，通过动态弱相关性处理降低计算能耗
未明确说明（需查阅完整论文获取具体指标）
JSSC 2023第1期Digital Circuits
DIANA: An End-to-End Hybrid DIgital and ANAlog Neural Network SoC for the Edge
DIANA是一款结合数字与模拟计算的端到端混合神经网络SoC，适用于边缘计算。
22nm技术, AIMC核心峰值效率600 TOP/s/W (I/W/O: 7/1.5/6 bit), 数字加速器14 TOP/s/W (I/W/O: 8/8/8 bit)
JSSC 2023第1期Digital CircuitsProcessor/CPU
Deterministic Frequency and V oltage Enhancements on the POWER10 Processor Brian V anderpool , Phillip J. Restle
POWER10处理器通过数字下垂传感器和核心节流技术提升频率并降低电压。
15%频率提升，10%核心电压降低
JSSC 2023第1期Digital Circuits
RePQC: A 3.4-uJ/Op 48-kOPS Post-Quantum Crypt o-Processor for Multiple-Mathematical Problems
RePQC是一款支持多种数学问题的后量子密码处理器，具有高灵活性和能效。
28nm CMOS, 3.4 uJ/Op, 48 kOPS
JSSC 2023第2期Digital Circuits
A 40-nm 91-mW 90-fps Learning-Based Full HD Super-Resolution Accelerator Hsueh-Y
40纳米工艺下91毫瓦功耗的90帧/秒全高清超分辨率加速器
40nm CMOS, 200MHz, 90fps, 91mW
JSSC 2023第2期Digital Circuits
A Dynamic-Precision Bit-Serial Computing Hardware Accelerator for Solving Partial Differential Equations Using Finite
提出一种动态精度位串行计算硬件加速器，用于求解偏微分方程
65nm CMOS, 1V, 25.6MHz, 1.59nJ/iteration
JSSC 2023第3期Digital CircuitsNeural Network Accelerator
A1 . 8 - G Input-Impedance 0.15-μV Input-Referred- Ripple Chopper Amplifier With Local Positive Feedback and SAR-Assisted
一种采用局部正反馈环的斩波放大器，实现高输入阻抗和低输入波纹。
0.18μm CMOS, 5V, 1.07mA, 1.8GΩ输入阻抗, 0.15μV输入波纹
JSSC 2023第4期Digital Circuits
A 95.6-TOPS/W Deep Learning Inference Accelerator With Per-V ector Scaled 4-bit Quantization in 5 nm
提出一种高效执行Transformer的DNN加速器，采用每向量缩放量化技术，实现高能效推理。
5nm工艺, 0.46V, 95.6 TOPS/W, 0.67V, 1734 inferences/s/W (BERT-Base), 4714 inferences/s/W (ResNet-50)
JSSC 2023第5期Digital Circuits
Beyond Eliminating Timing Margin: An Efficient and Reliable Negative Margin Timing Error Detection for Neural Network
提出负裕度时序错误检测方法，提升神经网络加速器性能并降低功耗。
28-nm CMOS, 238%频率增益或59%功耗降低
JSSC 2023第5期Digital Circuits
DepFiN: A 12-nm Depth-First, High-Resolution CNN Processor for IO-Efficient Inference
DepFiN处理器采用深度优先执行模式优化高分辨率CNN推理，显著降低内存带宽和能耗。
12nm工艺，0.6V电压下20TOPS/W峰值能效，MC-CNN-fast网络3.95TOPS/W（含IO功耗）
JSSC 2023第6期Digital CircuitsNeural Network Accelerator
A0 . 5 - m/√ Hz Dry-Electrode Bioimpedance Interface With Current Mismatch Cancellation and Input Impedance of 100 M  at 50 kHz Qinjing Pan
一种用于干电极生物阻抗监测的高输入阻抗、低噪声传感器接口IC
100 MΩ输入阻抗@50 kHz, 0.5-mV/√Hz灵敏度@1 Hz, 106 dB SNR
JSSC 2023第6期Digital Circuits
An Energy-Efficient Doubl e Ratchet Cryptographic Processor With Backward Secrecy for IoT Devices
首款支持双棘轮协议且具备后向保密性的物联网节能加密处理器
40nm CMOS, 0.56V, 16MHz, 1.03mm², 227k gates, 1.18mW
JSSC 2023第6期Digital CircuitsCIM
TranCIM: Full-Digital Bitlin e-Transpose CIM-based Sparse Transformer Accelerator With Pipeline/Parallel Reconfigurable Modes
提出基于数字存内计算的Transformer加速器TranCIM，支持动态稀疏注意力计算，显著降低能耗。
15.59 µJ/Token (BERT-base模型), 能效比现有方案提升12.08×–36.82×
JSSC 2023第7期Digital Circuits
A 28-nm 8-bit Floating-Point Tensor Core-Based Programmable CNN Training Processor
28纳米8位浮点张量核心CNN训练处理器，提升能效与速度
28nm CMOS, 16.4 TFLOPS/W, 7.3× FLOPs reduction, 4.7× training latency speedup
JSSC 2023第8期Digital Circuits
A Time-Domain Wavefront Computing Accelerator With a 32 × 32 Reconfigurable PE Array Chengshuo Y u
提出一种基于32×32可重构PE阵列的时域波前计算加速器，用于解决最短路径等问题。
65nm CMOS, 776 pJ per task
JSSC 2023第8期Digital CircuitsNeural Network Accelerator
An 18-MS/s 76-dB SNDR Continuous-Time 16 Modulator Incorporating an Input V oltage Tracking GmC
提出一种高线性度连续时间16调制器，采用输入电压跟踪技术消除非线性。
18-MS/s, 76.5-dB SNDR, 93-dB SFDR, 3.21 mW
JSSC 2023第10期Digital CircuitsNeural Network Accelerator
An Energy-Efficient Bayesian Neural Network Accelerator With CiM and a Time-Interleaved Hadamard Digital GRNG Using 22-nm FinFET
提出一种基于存内计算和高斯随机数生成器的能效贝叶斯神经网络加速器。
32.2 TOP/sW峰值能效, 7.31 GSamp/s随机数生成吞吐量, 1170 GOP/s/W系统能效
JSSC 2023第10期Digital CircuitsNeural Network Accelerator
SNPU: An Energy-Efficient Spike Domain Deep- Neural-Network Processor With Two-Step Spike Encoding and Shift-and-Accumulation Unit
提出一种高效能脉冲域深度神经网络处理器SNPU，采用两步编码和全稀疏处理单元提升能效。
输入脉冲编码功耗降低99.4%，操作减少43.5%与71.8%
JSSC 2023第11期Digital Circuits
A 0.8 V Intelligent Vision Sensor With Tiny Convolutional Neural Network and Programmable Weights Using Mixed-Mode Processing-in-Sensor Technique for Image Classification Tzu-Hsiang Hsu
提出一种0.8V智能视觉传感器，集成微型CNN和可编程传感器内处理电路，用于低功耗边缘设备实时推理。
0.8V, 128×128分辨率, 33.8pJ/pixel·frame, 93.6%准确率
JSSC 2023第11期Digital Circuits
Design and Characterization of a <4-mW/Qubit 28-nm Cryo-CMOS Integrated Circuit for Full Control of a Superconducting Quantum Processor
设计并表征了一款用于量子计算的28纳米低温CMOS集成电路，实现低功耗高精度量子控制。
28nm CMOS, 4 mW/qubit, 单量子位XY和Z平均门错误率0.17%-0.36%和0.14%-0.17%, 两量子位平均交叉熵基准循环错误率1.2%
JSSC 2022第1期Digital Circuits
A 12-nm Autonomous Driving Processor With 60.4 TOPS, 13.8 TOPS/W CNN Executed by Task-Separated ASIL D Control Katsushige Matsubara , Hanno Lieske , Motoki Kimura, Atsushi Nakamura, Manabu Koike
提出一款12nm工艺的自动驾驶处理器，支持ASIL D安全等级，CNN处理性能达604 TOPS，能效比138 TOPS/W。
12nm工艺, 604 TOPS CNN性能, 138 TOPS/W能效比, 6MB本地内存
JSSC 2022第1期Digital Circuits
An Eight-Core 1.44-GHz RISC-V Vector Processor in 16-nm FinFET Colin Schmidt , John Wright , Student Member , IEEE, Zhongkai Wang, Student Member , IEEE, Eric Chang , Albert Ou , Student Member , IEEE
一款采用16nm FinFET工艺的八核144GHz RISC-V向量处理器SoC，集成可编程精度向量加速器。
16nm FinFET, 0.55V, 339MHz, 峰值能效209/92/56 GFLOPs/W (半/单/双精度)
JSSC 2022第2期Digital Circuits
A Pipelined Point Cloud Based Neural Network Processor for 3-D Vision With Large-Scale Max Pooling
提出一种基于点云的流水线神经网络处理器，用于移动设备中的3D视觉系统，优化了采样分组层和卷积层的加速。
4.45 ms处理时间，8.24 mm HPE误差，266 mW功耗
JSSC 2022第3期Digital Circuits
A Neural Network Training Processor With 8-Bit Shared Exponent Bias Floating Point and Multiple-Way Fused Multiply-Add Trees
提出一种8位共享指数偏置浮点数神经网络训练处理器，支持高性能低精度训练。
硅验证DNN训练处理器，采用24路FMA树
JSSC 2022第4期Digital Circuits
OmniDRL: An Energy-Efficient Deep Reinforcement Learning Processor With Dual-Mode Weight Compression and Sparse
OmniDRL是一款面向边缘设备的高效能深度强化学习处理器，通过数据压缩和稀疏训练降低内存访问。
28nm CMOS, 3.6×3.6mm², 4.18 TFLOPS峰值性能, 29.3 TFLOPS/W峰值能效
JSSC 2022第5期Digital CircuitsNeural Network Accelerator
A 12.1 TOPS/W Quantized Network Acceleration Processor With Effective-Weight-Based Convolution and Error-Compensation-Based Prediction Huiyu Mo
提出一种基于有效权重的量化网络加速处理器，优化CNN处理效率。
28nm CMOS, 1.9mm² core area
JSSC 2022第6期Digital CircuitsNeural Network Accelerator
BitBlade: Energy-Efficient V ariable Bit-Precision Hardware Accelerator for Quantized
提出一种面积/能效优化的可变精度神经网络硬件加速器架构
28nm CMOS, 吞吐量提升7.7倍, 能效提升1.64倍
JSSC 2022第8期Digital CircuitsNeural Network Accelerator
A3 . 8 -μW 1.5-NEF 15-G  Total Input Impedance Chopper Stabilized Amplifier With Auto-Calibrated Dual Positive Feedback in 110-nm CMOS Y
一种用于生物电位监测的自动校准双正反馈环路电容耦合斩波放大器
3.83 μW每通道，0.36 μVrms输入参考噪声，1.54噪声效率因子
JSSC 2022第8期Digital CircuitsNeural Network Accelerator
A 65-nm Energy-Efficient Interframe Data Reuse Neural Network Accelerator for Video Applications Yixiong Y ang
提出一种65nm能效优化的帧间数据重用神经网络加速器，用于视频处理。
65nm CMOS, 24.7 µJ/帧（MobileNet-slim模型）
JSSC 2022第8期Digital CircuitsNeural Network Accelerator
A Wide-Input-Range Low-Profile Adaptive Delay Compensated Hysteretic LED Driver W
一种宽输入范围、低高度的自适应延迟补偿滞后控制LED驱动器
5-100V输入, 25W输出, ±3.2%电流误差, 91.7%峰值效率, 1.8MHz频率
JSSC 2022第9期Digital CircuitsNeural Interface
A 16-Channel Neural Recording System-on-Chip With CHT Feature Extraction Processor in 65-nm CMOS Arda Uran , Student Member , IEEE,K e r i mT u r e, Member , IEEE, Cosimo Aprile, Alix Trouillet, Florian Fallegger , Emilie C. M. Revol , Student Member , IEEE,A z i t aE m a m i, Senior Member , IEEE, Stéphanie P. Lacour, Member , IEEE
提出一种16通道神经记录SoC，采用CHT特征提取技术，显著降低数据传输率。
10-bit 20-kS/s
JSSC 2022第10期Digital Circuits
Trainer: An Energy-Efficient Edge-Device Training Processor Supporting Dynamic Weight Pruning Y ang Wang , Y ubin Qin , Dazheng Deng, Jingchuan Wei, Tianbao Chen
提出一种支持动态权重剪枝的能效边缘设备训练处理器Trainer
28nm CMOS, 20.96mm²面积
JSSC 2021第1期Digital Circuits
A1 . 5 -µJ/Task Path-Planning Processor for 2-D/3-D Autonomous Navigation of Microrobots
提出一种用于2-D/3-D自主导航的低能耗路径规划处理器，采用RRT算法和并行扩展技术优化性能。
40nm CMOS, 0.9V, 200MHz, 1.5µJ/task
JSSC 2021第1期Digital CircuitsNeural Network Accelerator
INTACT: A 96-Core Processor With Six Chiplets 3D-Stacked on an Active Interposer With Distributed Interconnects and Integrated
首款采用主动中介层的96核处理器，集成6个28nm FDSOI芯片
28nm FDSOI, 6 chiplets 3D-stacked
JSSC 2021第1期Digital Circuits
STATICA A 512-Spin 025M-Weight Annealing Processor With an All-Spin-Updates-at-O
STATICA是一款支持512自旋全连接图的高性能退火处理器，采用随机细胞自动机退火动力学。
512-spin fully connected graph, 3mm × 4mm chip size
JSSC 2021第2期Digital Circuits
Evolver: A Deep Learning Processor With On-Device Quantization–Voltage–Frequency Tuning
Evolver是一种支持设备端量化电压频率调优的深度学习处理器。
无
JSSC 2021第2期Digital Circuits
High-Throughput Dynamic Time Warping Accelerator for Time-Series Classification W
提出一种混合信号动态时间规整加速器，提升时间序列分类的吞吐量。
65-nm CMOS, 9 × improvements in throughput
JSSC 2021第2期Digital Circuits
SNAP: An Efficient Sparse Neural Acceleration Processor for Unstructured Sparse Deep Neural
提出SNAP稀疏神经网络加速处理器，通过并行关联搜索优化稀疏计算，提升能效比。
16nm CMOS, 0.55V-0.80V, 260-480MHz, 21.55 TOPS/W, 348mW
JSSC 2021第3期Digital Circuits
A 17.8-MS/s Compressed Sensing Radar Accelerator Using a Spiking Neural Network Peter Lawrence Brown , Student Member , IEEE, Matthew O’Shaughnessy
一种基于脉冲神经网络的压缩感知雷达加速器，显著提升目标距离和速度估计精度
200,000次场景重建/秒，精度提升6倍，吞吐量提升8倍，能效提升18倍
JSSC 2021第3期Digital CircuitsNeural Network Accelerator
A 2-MHz 9–45-V Input High-Efficiency Three-Switch ZVS Step-Up/-Down
提出一种三开关零电压开关（ZVS）升降压混合DC-DC转换器，适用于宽输入范围应用，具有高效率和小体积。
9-45V输入范围，48W最大输出功率，2MHz工作频率，97.6%和96%峰值效率
显示前80篇，共 265 篇