JSSC 年份

2007

333 篇期刊论文

JSSC 2007第1期MemoryCharge Pump
A 0.1-/22m 1.8-V 256-Mb Phase-Change Random Access Memory (PRAM) With 66-MHz Synchronous Burst-Read Operation Sangbeom Kang, Woo Yeong Cho, Beak-Hyung Cho, Kwang-Jin Lee, Chang-Soo Lee, Hyung-Rok Oh, Byung-Gil Choi, Qi Wang, Hye-Jin Kim, Mu-Hui Park, Yu Hwan Ro, Suyeon Kim, Choong-Duk Ha, Ki-Sung Kim, Young-Ran Kim, Du-Eung Kim, Choong-Keun Kwak, Hyun-Geun Byun
开发了一款256Mb相变随机存取存储器，支持66MHz同步突发读取操作，并在1.8V低电压下实现写入性能优化。
62ns初始读取时间，10ns突发读取时间，0.5MB/s写入吞吐量
JSSC 2007第1期Other
A 125 /22W, Fully Scalable MPEG-2 and H.264/A VC Video Decoder for
一款用于移动应用的低功耗双标准视频解码器，支持MPEG-2和H.264/AVC解码。
0.18μm CMOS, 1V, 125μW (H.264/AVC), 108μW (MPEG-2)
JSSC 2007第1期Other
A 1356-MHz RFID System Based on
描述了一种基于有机晶体管的1356-MHz RFID系统，首次实现了多对象识别。
1356 MHz, 64-bit transponder, 1938 transistors
JSSC 2007第1期MemorySRAM
A 160K Gates/4.5 KB SRAM H.264 Video Decoder for HDTV Applications Chien-Chang Lin, Jia-Wei Chen, Hsiu-Cheng Chang, Yao-Chang Yang, Yi-Huan Ou Yang, Ming-Chih Tsai
低成本H.264/AVC视频解码器，适用于HDTV应用，支持1080p实时解码。
120 MHz, 320 mW, 1920x1088@30 Hz
JSSC 2007第1期RF & Wireless
A 1 Tbs 3 W Inductive-Coupling Transceiver for 3D-Stacked Inter-Chip Clock and D
一款1 Tb/s 3W的3D堆叠芯片间时钟与数据电感耦合收发器。
1 Tb/s, 3 W, 1 GHz时钟速率, 1 Gb/s每通道, BER低于10^-12
JSSC 2007第1期MemorySRAM
A 256-Kb Dual- /86/67/67SRAM Building Block in 65-nm CMOS Process With
提出一种65nm CMOS工艺下的256Kb双电压SRAM模块，解决高速缓存稳定性问题并降低功耗。
4.2 GHz, 30 mW @ 1.2V, 85°C
JSSC 2007第1期RF & Wireless
A 380 MHz Direct Digital Synthesizer/Mixer With Hybrid CORDIC Architecture in 0.25 /22m CMOS
介绍了一种采用混合CORDIC架构的380MHz直接数字频率合成器/混频器芯片设计
0.25μm CMOS, 2.5V, 380MHz, 152mW, 0.22mm²
JSSC 2007第1期MemoryFlash Memory
A 56-nm CMOS 99-mm/508-Gb Multi-Level NAND Flash Memory With 10-MB/s
56纳米CMOS工艺的8Gb NAND闪存，实现10MB/s编程速度和98.8mm²芯片面积
56nm CMOS, 3.3V, 10MB/s, 98.8mm²
JSSC 2007第1期Memory
A 65-nm Dual-Core Multithreaded Xeon Processor With 16-MB L3 Cache
本文介绍了一款采用65nm工艺的双核64位Xeon MP处理器，具备16MB L3缓存和多线程技术。
65nm CMOS, 435mm² die, 1.328B transistors
JSSC 2007第1期Other
A 9-GHz 65-nm Intel Pentium 4
英特尔第四代奔腾4处理器整数执行单元在65nm CMOS技术下实现9GHz运行
9GHz, 1.3V, 65nm CMOS, 70°C
JSSC 2007第1期Digital Circuits
A 90-nm CMOS Low-Power GSMEDGE Multimedia-Enhanced Baseband Processor With 380-M
一款采用90nm CMOS工艺的低功耗GSM/EDGE基带处理器，支持多媒体扩展，最高频率380MHz。
90nm CMOS, 1.4V, 380MHz
JSSC 2007第1期Memory
A Leakage Current Replica Keeper for
提出一种用于动态多米诺电路的漏电流复制保持器，通过模拟电流镜复制下拉堆栈的漏电流，实现工艺、电压和温度的跟踪。
90-nm CMOS, 1.2-V, 30% more legs at same noise margin, 25%–40% faster
JSSC 2007第1期RF & Wireless
A Low-Power Integrated Circuit for a Wireless 100-Electrode Neural
开发了一种用于无线100电极神经记录系统的低功耗集成电路，适用于植入式神经修复设备。
0.5μm CMOS, 13.5mW, 330kb/s
JSSC 2007第1期RF & Wireless
A Passive UHF RF Identification CMOS Tag IC Using Ferroelectric RAM in 0.35-/22m Technology Hiroyuki Nakamoto, Daisuke Yamazaki, Takuji Yamamoto, Hajime Kurata, Satoshi Yamada
一种采用铁电存储器的无源UHF RFID标签IC，读写速度比EEPROM快2.9倍。
953MHz载频，4.3m通信距离，4W EIRP，27dB动态范围
JSSC 2007第1期Digital Circuits
A Power-Efficient High-Throughput 32-Thread SPARC Processor
一款高效能多线程SPARC处理器，采用多核多线程架构优化商业负载吞吐量。
1.2 GHz, 1.2 V, 63 W, 279 million transistors
JSSC 2007第1期Clocking & PLLs
All Digital Spread Spectrum Clock Generator for EMI Reduction Simon Damphousse K
采用全数字延迟线实现电磁干扰抑制的扩频时钟发生器
27MHz时钟, 13dB峰值抑制, 3%频偏, 100kHz调制, 7.1mW功耗
JSSC 2007第1期Wireline I/ODRAM
An 8.1-ns Column-Access 1.6-Gb/s/pin DDR3 SDRAM With an 8:4 Multiplexed Data-Transfer Scheme
采用90nm双栅CMOS技术开发的DDR3 SDRAM，实现8.1ns列访问时间和1.6Gb/s/pin速率。
90nm CMOS, 1.36V, 1.6Gb/s/pin, 列延迟7
JSSC 2007第1期Wireline I/ODRAM
An 8 Gb/s/pin 9.6 ns Row-Cycle 288 Mb Deca-Data Rate SDRAM With an I/O Error
提出一种十数据率时钟方案及I/O电路技术，实现8Gbps/pin的高速内存接口
8 Gb/s per-pin, 96 ns row-cycle
JSSC 2007第1期MemorySRAM
An Organic FET SRAM With Back Gate to Increase Static Noise Margin and Its Application to Braille
提出一种有机场效应晶体管SRAM，通过背栅技术提高静态噪声容限并应用于盲文显示系统。
振荡频率调谐范围82%至4313%，盲文点切换时间从34秒缩短至2秒
JSSC 2007第1期Other
Digital Object Identifier 101109JSSC2006889599
无摘要信息
无关键性能指标信息
JSSC 2007第1期Other
Digital Object Identifier 101109JSSC2006889600
该论文未提供摘要，无法进行概要总结。
无
JSSC 2007第1期Other
Energy-Efficient GHz-Class Charge-Recovery Logic
提出Boost Logic，一种在1 GHz以上时钟频率下高效运行的电荷恢复逻辑电路家族。
0.13μm CMOS, 1.5V/1.2V, 1.3GHz
JSSC 2007第1期Digital Circuits
Hierarchical Power Distribution With Power Tree in Dozens of Power Domains for 90-nm Low-Power Multi-CPU SoCs
采用分层电源树结构实现多电源域精细功耗管理
百万门级电源域漏电流降低至1/4000
JSSC 2007第1期Power ManagementDRAMNeural Network Accelerator
High V oltage Tolerant Linear Regulator With Fast Digital Control for Biasing of Integrated DC-DC Converters
提出一种高压耐受线性稳压器，通过快速数字控制满足瞬态电流需求。
90nm CMOS, 2.4V输入, 1.2V输出, 1A额定电流, 288ps响应时间, 97.5%电流效率
JSSC 2007第1期Digital CircuitsProcessor/CPU
Hotspot-Limited Microprocessors: Direct Temperature and Power
提出SIMP技术，通过红外热成像测量双核PowerPC970MP处理器的温度和功率分布。
双核PowerPC970MP处理器
JSSC 2007第1期Other
Introduction to the Special Issue on the 2006 IEEE International Solid-State
2006年IEEE国际固态电路会议精选论文，聚焦移动多媒体技术。
无
JSSC 2007第1期Other
JANUARY 2007 VOLUME 42 NUMBER 1 IJSCBC ISSN 0018-9200 Introduction to the Specia
该期刊包含多篇关于高性能处理器和电路设计的论文，涵盖节能、多线程处理、温度控制等方面。
9-GHz, 65-nm, 16-MB L3 Cache
JSSC 2007第1期Memory
The Design and Implementation of the Massively Parallel Processor Based on the M
设计并实现了一种基于矩阵架构的大规模并行处理器，适用于便携式多媒体应用。
200 MHz时钟频率下40 GOPS的16位定点加法性能，功耗250 mW
JSSC 2007第2期Other
36-GHz 16 6-Bit ROM in InP DHBT Technology Suitable for DDS Application
采用InP DHBT技术实现的36 GHz 6位ROM，适用于DDS应用
3.8V电源，功耗1.13W，最高工作频率36GHz
JSSC 2007第2期OtherOp-Amp
9 Identification of two-amplifier partially active-R sinusoidal os- cillators Pro
作者回应了关于其有源RC滤波器论文的评论，并解释了与文献中示例的差异。
无
JSSC 2007第2期OtherSAR ADCDLL
A 40–550 MHz Harmonic-Free All-Digital Delay-Locked Loop Using a Variable SAR Algorithm
提出一种宽范围全数字延迟锁定环，解决谐波锁定问题并实现低抖动和低功耗。
550 MHz, 1.5 ps RMS抖动, 12 ps峰峰值抖动, 12.6 mW功耗
JSSC 2007第2期Data Converters
A 6-bit 800-MSs Pipelined AD Converter With Open-Loop Amplifiers
一款6位800MS/s流水线ADC，采用开环放大器，实现33.7dB SNDR和47.5dB SFDR。
6-bit, 800MS/s, 33.7dB SNDR, 47.5dB SFDR, 105mW, 1.8V
JSSC 2007第2期Clocking & PLLsClock Generation
A 630 MHz, 76 mW Direct Digital Frequency Synthesizer Using Enhanced ROM
提出一种基于MTM的DDFS设计，优化ROM压缩算法，实现高时钟频率和低功耗。
0.25μm, 2.5V, 630MHz, 76mW
JSSC 2007第2期RF & Wireless
A 63 dB SNR, 75-mW Bandpass RF /6/1ADC at 950 MHz Using 3.8-GHz Clock in 0.25- /22m SiGe BiCMOS Technology
采用新型架构设计了一个四阶连续时间LC带通sigma-delta ADC，用于直接数字化950 MHz的RF信号。
63 dB SNR, 75 mW功耗, 950 MHz中心频率, 3.8 GHz时钟
JSSC 2007第2期RF & WirelessLNA
A 90-nm Wideband Merged CMOS LNA and
采用90nm CMOS技术设计的宽带合并LNA和混频器芯片，适用于软件定义无线电接收机。
12.1 dB功率转换增益，8.4 dB噪声系数，9.8 mW功耗
JSSC 2007第2期Other
A Breakdown V oltage Multiplier for High V oltage
提出新型击穿电压倍增器，实现低击穿电压晶体管产生高输出电压摆幅。
10 Gb/s, 8 V differential output swing, 50/10 load
JSSC 2007第2期RF & WirelessLNA
A Broadband Noise-Canceling CMOS LNA for 31106-GHz UWB Receivers
采用宽带噪声消除技术的3.1-10.6GHz超宽带低噪声放大器
9.7dB增益, 4.5-5.1dB噪声系数, 1.2-11.9GHz带宽, 20mW功耗
JSSC 2007第2期Other
A Digital CMOS Architecture for a Micro-Hotplate Array
一种结合CMOS技术和微加工的单片气体传感器阵列，具有数字PID温度控制和低功耗特性。
检测限低于1 ppm CO，约100 ppm CH4，采样率9.3 kHz
JSSC 2007第2期OtherNeural Network Accelerator
A High Dynamic Range CMOS Variable Gain Amplifier for Mobile DTV Tuner
一种适用于移动数字电视调谐器的高动态范围CMOS可变增益放大器
16dB最大增益, 33dB增益控制范围, 4.3dB噪声系数, >25dBm IIP3
JSSC 2007第2期Analog Circuits
A Low-Power Floating-Gate-MOS-Based CDMA Matched Filter
基于浮栅MOS技术的低功耗CDMA匹配滤波器，通过单步匹配和耦合电容断开实现低功耗和高增益。
0.35μm CMOS, 2.5V, 8 Mchip/s, 5.3mW
JSSC 2007第2期RF & WirelessPLLCrystal Oscillator
A Monolithic and Self-Referenced RF LC Clock Generator Compliant With USB 2.0
一种符合USB 2.0标准的单片自参考RF LC时钟发生器，替代传统外部晶体和锁相环。
0.35μm CMOS, 3.3V, 9.5mA, 1.536GHz, 400ppm频率精度
JSSC 2007第2期OtherEqualizer
A Passive Switched-Capacitor Finite-Impulse-
一款无源CMOS开关电容有限脉冲响应均衡器，实现200MS/s采样率。
200MS/s, 19.5mW功耗, 1.3mm²面积
JSSC 2007第2期Other
A Precision CMOS Amplifier Using Floating-Gate Transistors for
采用浮栅晶体管实现长期偏移消除的精密CMOS放大器设计
0.5μm CMOS, 25μV最小偏移电压, 10年漂移<0.5μV, 170°C温度范围内偏移变化<130μV
JSSC 2007第2期Clocking & PLLsPLLVCO
An Agile VCO Frequency Calibration Technique for a 10-GHz CMOS PLL
提出一种敏捷的VCO频率校准技术，应用于10GHz CMOS PLL，实现快速频率调谐和低相位噪声。
10GHz, 102dBc/Hz@1MHz, <-48dBc参考杂散, 44mW低功耗模式, <4μs校准时间
JSSC 2007第2期Clocking & PLLsVCO
An Analysis of /49/61/102/50Phase Noise in Bipolar Colpitts Oscillators (With a Digression on Bipolar Differential-Pair LC Oscillators)
分析双极Colpitts振荡器的相位噪声，提出新的设计优化工具。
3 GHz, 0.35μm SiGe, 123 dBc/Hz at 1 MHz offset
JSSC 2007第2期Other
Comments and Corrections Comments on A 4th-Order Active- -RC Reconfigurable UMTSW
论文讨论了主动RC滤波器的已知特性和调谐方法，并分析了OTA第二极点对性能的影响。
无
JSSC 2007第2期Other
Crosstalk Countermeasures for High-Density Inductive-Coupling
高密度电感耦合通道阵列的串扰对策研究
1 Gb/s/channel, BER < 10^-12
JSSC 2007第2期RF & WirelessTransceiver
Design of Adaptive Multimode RF Front-End Circuits
设计自适应多模射频前端电路，实现跨标准硬件共享与功耗优化
IIP3: 435.5 dBm, 噪声系数: 13.9 dB, 转换增益: 1.4 dB, 功耗: 10 mA @ 3V
JSSC 2007第2期Other
Digital Object Identifier 101109JSSC2007891452
该论文未提供摘要，无法进行概要总结。
JSSC 2007第2期Other
Digital Object Identifier 101109JSSC2007891453
无摘要信息，无法提供概要
无
JSSC 2007第2期RF & WirelessSAR ADC
Dual Time-Interleaved Successive Approximation Register ADCs for an Ultra-Wideband Receiver
提出一种双时间交织逐次逼近寄存器ADC，用于超宽带无线电，实现500MS/s采样率和低功耗。
500MS/s, 5-bit, 7.8mW
JSSC 2007第2期Data Converters
FEBRUARY 2007 VOLUME 42 NUMBER 2 IJSCBC ISSN 0018-9200 REGULAR PAPERS Dual Time-
该期刊包含多篇关于高性能模拟电路设计的论文，涵盖ADC、放大器、RF前端等主题。
['6-bit 800MS/s', '63dB SNR 950MHz', '0.25μm SiGe BiCMOS', '90nm CMOS']
JSSC 2007第2期Other
VLSI Architecture of Line-Based Lifting Wavelet Transform for Motion JPEG2000
提出了一种用于Motion JPEG2000的线基提升小波变换VLSI架构，支持无损和有损操作。
0.35μm CMOS, 150MHz, 90,000 gates
JSSC 2007第3期Analog CircuitsNeural Network AcceleratorOp-Amp
1-V Rail-to-Rail CMOS OpAmp With Improved Bulk-Driven
1V电源轨至轨CMOS运算放大器，采用改进的体驱动输入级设计
0.35μm CMOS, 1V供电, 76dB增益, 8MHz带宽
JSSC 2007第3期Data ConvertersDelta-Sigma ADCDAC
A 05-V 74-dB SNDR 25-kHz Continuous-Time Delta-Sigma Modulator With a Return-to-
0.5V低功耗连续时间ΔΣ调制器，采用返回开路架构实现74dB SNDR。
0.5V, 74dB SNDR, 25kHz带宽, 300μW功耗
JSSC 2007第3期Data ConvertersPipeline ADCNeural Network Accelerator
A 10-bit 50-MSs Pipelined ADC
该论文介绍了一种采用运放电流复用技术的10位50-MS/s流水线ADC，实现了低功耗和高性能。
1.8V, 50MS/s, 18mW, 9.2/8.8 ENOB
JSSC 2007第3期Other
A 100 dB Dynamic-Range CMOS Vision Sensor With Programmable Image Processing and Global
一款具有100 dB动态范围和可编程图像处理功能的CMOS视觉传感器。
128x64像素, 2.8 GOPS/mm², 0.8% FPN, 14mW@3.3V
JSSC 2007第3期Data ConvertersPipeline ADCDAC
A 13-b Linear 40-MSs Pipelined ADC With Self-Configured
通过电容阵列的统计匹配特性，流水线ADC自配置MDAC电容阵列以实现最佳匹配。
13-b线性度，80-dB SFDR，43 MS/s，268 mW，1.8 V
JSSC 2007第3期OtherDAC
A 160 dB Equivalent Dynamic Range Auto-Scaling Interface for
一种用于电阻式气体传感器的160 dB等效动态范围自动缩放接口电路
0.35μm CMOS, 3.3V, 6mW
JSSC 2007第3期RF & Wireless
A 20-Gb/s Simultaneous Bidirectional Transceiver Using a Resistor-Transconductor Hybrid in 0.11-/22m CMOS
一种采用电阻-跨导混合器的20Gb/s双向收发器，无需复制驱动器即可分离信号。
0.11μm CMOS, 20Gb/s, 260mW, BER<10^-12, 1.02mm²
JSSC 2007第3期RF & Wireless
A 20 mW 324 mm50Fully Integrated GPS Radio for Location
本文提出了一种集成GPS无线电，解决了GPS接收器与蜂窝电话共存的挑战。
0.18μm SiGe, 20mW, 3.24mm²
JSSC 2007第3期RF & WirelessPower Amplifier
A 245-GHz 013- 22m CMOS PA With Parallel Amplification
一款采用并行放大技术的245GHz 0.13μm CMOS功率放大器，实现23dBm输出功率和35%的漏极效率。
23dBm输出功率, 1.5V电源电压, 35%漏极效率, 29%整体效率
JSSC 2007第3期MemorySRAM
A 256-kb 65-nm Sub-threshold SRAM Design for Ultra-Low-V oltage Operation
65纳米工艺下256kb亚阈值SRAM设计，支持超低电压工作至400mV以下
256kb, 65nm CMOS, <400mV
JSSC 2007第3期Clocking & PLLs
A 50-Gbit/s 450-mW Full-Rate 4:1 Multiplexer With Multiphase Clock Architecture in 0.13-/22m InP HEMT Technology
一款用于40 Gbit/s以上光通信系统的全速率4:1复用器，采用多相位时钟架构。
0.13-μm InP HEMT, 1.5V, 50-Gbit/s, 450mW, 283fs rms抖动
JSSC 2007第3期OtherNeural Network Accelerator
A Fully Differential Low-Power Divide-by-8 Injection-Locked Frequency Divider Up to 18 GHz
一种低功耗全差分8分频注入锁定频率分频器，具有高工作频率和低功耗特性。
TSMC 0.18μm CMOS, 1.8V, 3.6mW, 4-18GHz
JSSC 2007第3期RF & WirelessNeural Network Accelerator
A Low-Cost and Low-Power CMOS Receiver Front-End for MB-OFDM Ultra-Wideband Systems
本文提出了一种低成本低功耗的CMOS接收前端，适用于MB-OFDM超宽带系统。
0.18μm CMOS, 2.3V, 19.5mA, 21dB增益, <6.6dB噪声系数, 5.6dBm IIP3
JSSC 2007第3期Power ManagementLDO
A Low-Dropout Regulator for SoC With81-Reduction
本文介绍了一种用于SoC的低压差稳压器，通过先进电路减少芯片电容和最小输出电流需求。
1.2V, 200mV dropout, 100mA
JSSC 2007第3期Data ConvertersDAC
A Low-Spurious Low-Power 12-bit 160-MS/s DAC in 90-nm CMOS for Baseb
提出了一种低杂散低功耗12位160MS/s DAC，适用于基带无线发射器。
74 dB SFDR, 55 dB SNDR, 73 dB THD, 1.3/2.6 V dual supply
JSSC 2007第3期Power Management
An Accurate, Continuous, and Lossless Self-Learning CMOS Current-Sensing Scheme for Inductor-Based DC-DC Converters
提出一种连续无损自学习CMOS电流检测方案，提升电源电路性能。
DC和AC电流增益误差分别为8%和9%，0.8A DC负载，0.2A纹波电流
JSSC 2007第3期Other
CMOS TR Switch Design Towards Ultra-Wideband
本文提出了一种面向超宽带和高频率的CMOS T/R开关设计方法，通过定制晶体管布局和双阱体浮空技术，实现了低插入损耗和高隔离度。
0.13μm CMOS, 插入损耗<2 dB, 隔离度>21 dB, 频率达20 GHz
JSSC 2007第3期Other
Digital Object Identifier 101109JSSC2007893294
该论文探讨了数字对象标识符在IEEE JSSC期刊中的应用。
无
JSSC 2007第3期Other
Digital Object Identifier 101109JSSC2007893295
该论文未提供摘要，无法进行概要总结。
无
JSSC 2007第3期Clocking & PLLs
Frequency Switching in Dual-Resonance Oscillators
双谐振振荡器中实现频率动态切换的高阶谐振器设计
0.18μm CMOS, 1.8V, 1.89mA, 49/50GHz, -122.4/-123.4dBc/Hz@1MHz
JSSC 2007第3期Other
Intermodulation Distortion in CMOS Attenuators and Switches
研究CMOS衰减器和开关的互调失真性能及其改进方法
失真性能、线性性能
JSSC 2007第3期Other
Low-Frequency Noise Phenomena in Switched MOSFETs
本文探讨了小面积MOSFET中的低频噪声现象及其对模拟电路设计的影响。
无
JSSC 2007第3期RF & Wireless
Low-Power BiCMOS Optical Receiver With V oltage-Controlled Transimpedance
一种低功耗BiCMOS光接收器，具有电压控制跨阻和混合信号处理技术。
0.6μm BiCMOS, 3.2mW, 189MHz, 3.7ns/3.3ns
JSSC 2007第3期Memory
Low Leakage SOI CMOS Static Memory Cell With Ultra-Low
基于超低功耗二极管的低泄漏SOI CMOS静态存储单元设计
0.13μm PD-SOI CMOS, 超低泄漏电流
JSSC 2007第3期Data ConvertersDelta-Sigma ADCDAC
MARCH 2007 VOLUME 42 NUMBER 3 IJSCBC ISSN 0018-9200 A 13-b Linear 40-MSs Pipelin
该期刊包含多篇关于低功耗、高精度模拟电路设计的论文，涵盖ADC、DAC、调制器等关键电路。
13-bit线性ADC, 12-bit 160-MS/s DAC, 0.5-V 74-dB SNDR, 160 dB动态范围
JSSC 2007第3期Wireline I/OEqualizer
Patent Abstracts The Patent Abstracts and References cited are intended to provide the minimum information necessary for determining interest. The full text and images can be obtained from the U.S. Patent Office at http:// www.uspto.gov. 7,075,363 July 11, 2006 Tuned Continuous Time Delay FIR Equalizer Inventors: Lars Erik Thon (Mountain View, CA) Assignee: Aeluros, Inc. (Mountain View, CA) Filed: July 7, 2003.
一种基于可调延迟元件的连续时间FIR均衡器设计
未明确提及（专利未披露具体性能指标）
JSSC 2007第4期Data ConvertersSAR ADCDAC
500-MSs 5-bit ADC in 65-nm CMOS With Split Capacitor Array DAC
65nm CMOS工艺下实现的500-MS/s 5-bit ADC，采用分时交错SAR架构和分裂电容阵列DAC。
65nm CMOS, 1.2V, 500MS/s, 6mW
JSSC 2007第4期Data ConvertersPipeline ADCOp-Amp
APRIL 2007 VOLUME 42 NUMBER 4 IJSCBC ISSN 0018-9200 New Associate Editor K Nag
本文介绍了2006年VLSI电路研讨会的特刊，涵盖多篇关于低电压、高速ADC和CMOS图像传感器的论文。
0.5V, 1Msps, 60dB SNDR, 1V, 100MS/s, 12-bit, 75MS/s
JSSC 2007第4期OtherPower Amplifier
A 05-V 1-Msps Track-and-Hold Circuit With 60-dB SNDR
提出一种0.5V电源电压下工作的1Msps采样保持电路，实现60dB SNDR。
0.5V, 1Msps, 60dB SNDR, 600μA
JSSC 2007第4期OtherSRAM
A 079-mm5029-mW Real-Time Face
一款0.79mm²/5029mW的实时人脸检测核心，采用0.13μm CMOS技术，支持每秒30帧检测8张人脸，准确率达92%。
0.13μm CMOS, 0.79mm², 5029mW, 30 frames/second, 92% accuracy
JSSC 2007第4期Data ConvertersPipeline ADCNeural Network Accelerator
A 1-V 100-MS/s 8-bit CMOS Switched-Opamp Pipelined ADC Using Loading-Free Architecture
1V供电下采用无负载架构的8位100MS/s流水线ADC，性能媲美高压ADC。
0.18μm CMOS, 1V, 100MS/s, SNR 45.2dB, SNDR 41.5dB, SFDR 52.6dB, DNL 0.5LSB, INL 1.1LSB, 30mW
JSSC 2007第4期Data ConvertersPipeline ADC
A 12-Bit 75-MSs Pipelined ADC Using
提出一种利用不完全建立技术的低功耗流水线ADC设计
12-bit, 75-MS/s, 65.6 dB SNDR, 273 mW
JSSC 2007第4期RF & WirelessLNA
A 184 mW Fully Integrated DVB-H Tuner With a Linearized Variable Gain LNA and Quadrature Mixers Using Cross-Coupled Transconductor
采用0.5μm SiGe BiCMOS工艺实现的全集成DVB-H调谐器，具有线性化VG-LNA和混频器技术。
0.5μm SiGe BiCMOS, 184mW功耗, VG-LNA增益范围>50dB, NF<2.6dB(200-1000MHz), IIP3>10dBm@2.1mA, 混频器OIP3>25dBm@5mA
JSSC 2007第4期RF & WirelessEqualizer
A 5-mW 6-Gb/s Quarter-Rate Sampling Receiver With a 2-Tap DFE Using
采用90nm CMOS技术的6Gb/s低功耗采样接收器，集成2抽头DFE和软判决技术
6Gb/s, 4.08mA@1.0V, BER<10^-12
JSSC 2007第4期RF & WirelessEqualizer
A 60-mW 100-Gbs Receiver With Switched-Capacitor Summation DFE
一款采用90nm CMOS技术的低功耗接收器，通过开关电容求和DFE实现100Gbps传输。
90nm CMOS, 1.0V, 10Gb/s, <6.0mW
JSSC 2007第4期MemorySRAM
A 65-nm SoC Embedded 6T-SRAM Designed for Manufacturability With Read and
提出一种65nm工艺下抗变异性6T-SRAM设计，提升读写操作容限。
0.494μm² SRAM单元, 8M-SRAM, 65nm LSTP CMOS
JSSC 2007第4期Power Management
A Configurable Enhanced TTRAM Macro for System-Level Power Management Unified Memory Fukashi Morishita, Isamu Hayashi, Takayuki Gyohten, Hideyuki Noda, Takashi Ipposhi
采用主动体偏置技术的增强型TTRAM，实现低电压操作和高性能。
263 MHz @ 0.8V, 10.2 mW @ 0.5V
JSSC 2007第4期OtherVCOClock Generation
A Fully Integrated 0.13 /22m CMOS Low-IF DBS Satellite Tuner Using Automatic Signal-Path Gain
本文介绍了一种用于DBS卫星电视应用的0.13μm CMOS低中频接收机，采用宽频带环形振荡器频率合成器实现单芯片集成。
90 dB增益范围, 9 dB噪声系数, 4325 dBm IIP3, 1.3 rms相位噪声, 50 dBc杂散, 0.7 W功耗
JSSC 2007第4期RF & WirelessCDREqualizer
A Fully Integrated 10-Gb/s Receiver With Adaptive Optical Dispersion Equalizer in 0.13-/22m CMOS Afshin Momtaz, David Chung, Namik Kocaman, Jun Cao, Mario Caresosa
一款集成自适应光学色散均衡器的10Gb/s接收器芯片，适用于长距离光纤通信。
10 Gb/s, 950 mW, 200 km单模光纤无差错运行
JSSC 2007第4期Data ConvertersCMOS Image Sensor
A High-Speed, High-Sensitivity Digital CMOS Image Sensor With a Global Shutter and 12-bit Column-Parallel Cyclic A/D Converters
一款具有全局快门和高速高灵敏度的512x512 CMOS图像传感器
3500帧/秒, 19.9 V/lx·s灵敏度, 60dB动态范围
JSSC 2007第4期Data Converters
A Low-Power Low-V oltage 10-bit 100-MSample/s Pipeline A/D Converter
提出一种采用电容耦合技术的低功耗低压10位100MS/s流水线ADC
10-bit, 100MS/s, 55.3dB SNDR, 71.5dB SFDR, 33mW
JSSC 2007第4期Memory
A Nonvolatile 2-Mbit CBRAM Memory Core Featuring Advanced Read and Program Control Stefan Dietrich, Michael Angerbauer, Milena Ivanov, Dietmar Gogl, Heinz Hoenigschmid, Michael Kund, Corvin Liaw, Michael Markert, Ralf Symanczyk, Laith Altimime
一款采用90nm工艺的2-Mbit CBRAM存储器核心，具有快速反馈调节读取电压和新型编程电荷控制技术。
90nm工艺, 50ns读写周期
JSSC 2007第4期RF & WirelessLNA
An 11-Band 3–10 GHz Receiver in SiGe BiCMOS for Multiband OFDM UWB Communication
一种用于多频带OFDM超宽带通信的11频带310 GHz SiGe BiCMOS接收器
0.25-μm SiGe BiCMOS, 2.5V, 3-10GHz, 78-67dB增益, 5-10dB NF, 114mA电流
JSSC 2007第4期Clocking & PLLsPLLVCO
An On-chip Calibration Technique for Reducing Supply V oltage Sensitivity in
提出一种片上校准技术，降低环形振荡器对电源电压的敏感性。
1-V 0.13-μm CMOS, 0.5 to 2 GHz, 3.95 ps rms jitter at 1.4 GHz
JSSC 2007第4期MemorySRAM
An SRAM Design in 65-nm Technology Node Featuring Read and Write-Assist Circuits to Expand Operating V oltage Harold Pilo, Charlie Barwin, Geordie Braceras, Chris Browning
65nm技术节点的SRAM设计，采用读写辅助电路扩展工作电压范围并提升良率
32-Mb容量, 62mm²面积, 100mV VDD提升
JSSC 2007第4期Other
CMOS Smart Sensor for Monitoring the Quality of Perishables
开发了一种CMOS集成传感器，用于监测易腐食品质量变化。
10μW低功耗
JSSC 2007第4期OtherVCO
In-Situ Measurement of Supply-Noise Maps With Millivolt Accuracy and Nanosecond-
开发了一种在LSI产品级应用中生成电源噪声地图的原位测量方案。
69-mV local supply noise, 5-ns time resolution
JSSC 2007第4期Other
Introduction to the Special Issue on the 2006 Symposium on VLSI Circuits T HIS i
2006年VLSI电路研讨会精选论文，涵盖数字、存储、模拟及通信电路设计。
无
JSSC 2007第4期MemoryEmerging Memory
MRAM Cell Technology for Over 500-MHz SoC
新型MRAM单元技术实现500MHz以上SoC应用
200MHz操作速度/500MHz随机存取/2ns访问时间
JSSC 2007第4期Other
New Associate Editor I T IS my pleasure to announce the appointment of Dr Shafiq
IEEE JSSC期刊宣布新任副编辑Shafiq Jamal的任命及其学术背景
无
JSSC 2007第4期RF & Wireless
Power and Area Minimization for Multidimensional
基于灵敏度的方法优化复杂无线基带信号处理算法的性能、功耗和面积。
90nm CMOS, 100MHz, 385mV, 34mW, 70GOPS, 2.1GOPS/mW
JSSC 2007第4期MemorySRAM
The 65-nm 16-MB Shared On-Die L3 Cache for the Dual-Core Intel Xeon Processor 71
双核Intel Xeon处理器7100系列的16MB共享L3缓存采用65nm工艺，实现低功耗设计。
16-way set associative, 16-MB, 0.624 m/50cell
JSSC 2007第4期Digital Circuits
The Circuits and Robust Design Methodology of the Massively Parallel Processor B
介绍基于矩阵架构的大规模并行处理器B的创新电路与设计方法。
16-bit fixed-point signed MAC, 30.0 GOPS/W
JSSC 2007第5期Other
60 GHz Single-Chip Front-End MMICs and Systems for Multi-Gbs
设计并测试了60 GHz单芯片收发前端MMIC，具有高集成度和低功耗。
60 GHz, 1.5 Gb/s, 2.5 GHz IF
JSSC 2007第5期OtherBiosignal
A6 0 /22W 60 nV/ Hz Readout Front-End for
设计了一种低功耗、低噪声的生物电信号读取前端，适用于EEG、ECG和EMG信号采集。
120 dB CMRR, 57 nV/√Hz输入参考电压噪声密度, 20 µA总电流消耗, 3V电源
JSSC 2007第5期Wireline I/O
A 10-Gb/s Inductorless CMOS Limiting Amplifier With Third-Order Interleaving
一种采用三阶交织有源反馈的无电感CMOS限幅放大器，适用于10Gb/s宽带应用。
0.18μm CMOS, 1.8V, 189mW, 42dB增益, 9GHz带宽, 10Gb/s速率
JSSC 2007第5期Other
A 12 V Reactive-Feedback 31106 GHz Low-Noise Amplifier in 013 22m CMOS
一款0.13μm CMOS工艺的3.1-10.6 GHz超宽带低噪声放大器，具有15.1 dB增益和2.1 dB噪声系数。
0.13μm CMOS, 1.2V, 9mW
JSSC 2007第5期Analog Circuits
A Channel-Select Filter With Agile Blocker Detection and Adaptive
提出动态偏置方案，降低无线接收器中信道选择滤波器的平均直流功耗。
0.18μm CMOS, 1.8V, 1.2mA/2.7mA
JSSC 2007第5期RF & WirelessLNANeural Network Accelerator
A Compact ESD-Protected SiGe BiCMOS LNA for Ultra-Wideband Applications
提出两款低功耗、ESD保护的SiGe BiCMOS超宽带LNA，适用于10 GHz以下应用。
3.65 mW, 1.5 kV ESD保护, 4-6 dB噪声系数, 15-19 dB增益
JSSC 2007第5期Clocking & PLLsVCOClock Generation
A Fully Integrated 0.13-/22m CMOS Digital Low-IF DBS Satellite Tuner Using a Ring Oscillator-Based
采用0.13微米CMOS工艺实现的全集成低中频DBS卫星调谐器
90 dB增益范围, 10 dB噪声系数, 0.5-W功耗, 1.8/3.3-V双电源
JSSC 2007第5期RF & WirelessHigh-Speed Link
A Large-Swing Transformer-Boosted Serial Link Transmitter With /62/86/68/68Swing Jintae Kim, Hamid Hatamkhani, and Chih-Kong
介绍了一种采用变压器升压技术的大摆幅串行链路发射器设计。
0.13μm CMOS, 1.2V, 8Gb/s, 1.42V差分输出摆幅, 137mA电流
JSSC 2007第5期Data Converters
A Low-Noise 40-GSs Continuous-Time Bandpass 16ADC Centered at 2 GHz for Direct S
本文介绍了一种用于无线基站的低噪声40-GS/s连续时间带通16ADC，中心频率为2 GHz。
55 dB SNDR, 61 dB SFDR, 1.6 W功耗
JSSC 2007第5期RF & WirelessTransceiver
A Low-Power 2.4-GHz Current-Reused Receiver Front-End and Frequency Source for Wireless
提出了一种适用于无线传感器网络的低功耗24GHz接收前端和频率源设计
30.5dB转换增益，10.2dB噪声系数，500μA@1.0V供电
JSSC 2007第5期RF & Wireless
A Low-Power Fullband 80211abg WLAN Transceiver With On-Chip PA
一款低功耗全频段802.11a/b/g WLAN收发器，采用0.15μm CMOS工艺，集成片上PA。
0.15μm CMOS, 1.8V, 54Mb/s, 20dBm P1-dB
JSSC 2007第5期Other
A Multilevel Read and Verifying Scheme for Bi-NAND
提出了一种用于Bi-NAND闪存的多级读取和验证电路，优化了功耗和验证速度。
无
JSSC 2007第5期OtherNeural Network Accelerator
A Ultra-Wideband Amplitude Modulation (AM) Detector Using Schottky Barrier Diodes Fabricated in Foundry CMOS Technology
基于130nm CMOS工艺的肖特基二极管超宽带调幅检测器
输入输出匹配优于10 dB（0-10.3 GHz, 0-1.7 GHz），峰值转换增益2.2 dB，灵敏度53-56 dBm
JSSC 2007第5期RF & Wireless
Algorithmic Design of CMOS LNAs and PAs for 60-GHz Radio
90纳米CMOS工艺下60GHz功率放大器和低噪声放大器的算法设计实现
PA: 5.2dB增益, 13GHz带宽, 7% PAE; LNA: 14.6dB增益, 6.8dBm, 噪声低于5.5dB
JSSC 2007第5期RF & WirelessTransceiver
An Energy-Efficient OOK Transceiver for Wireless
一款用于无线传感器网络的低能耗OOK收发器
0.18μm CMOS, 1-Mb/s, 916.5MHz, 0.5-2.6mW接收功耗, 3.8-9.1mW发射功耗
JSSC 2007第5期RF & WirelessNeural Network Accelerator
An IF-to-Baseband /6/1Modulator for AM/FM/IBOC Radio Receivers With a 118 dB
一款用于AM/FM/IBOC接收器的IF-to-baseband调制器，动态范围达118 dB。
118 dB动态范围（AM模式，3 kHz BW），210 mW功耗，1.8V供电
JSSC 2007第5期Other
Analytical Determination of MOSFET’s High-Frequency Noise Parameters From NF /53/48 Measurements and Its Application in RFIC Design
提出一种通过噪声系数测量确定MOSFET高频噪声参数的解析方法
高频50Ω噪声系数测量
JSSC 2007第5期Other
Digital Object Identifier 101109JSSC2007897557
无摘要提供，无法生成概要
无关键性能指标提供
JSSC 2007第5期Other
Digital Object Identifier 101109JSSC2007897561
无摘要信息
无
JSSC 2007第5期Other
Digital Object Identifier 101109JSSC2007897563
无摘要信息，无法提供概要。
无
JSSC 2007第5期Other
Digital Object Identifier 101109JSSC2007897564
无摘要信息，无法提供概要
无
JSSC 2007第5期OtherESD
Implementation of Initial-On ESD Protection Concept With PMOS-Triggered SCR Devices in Deep-Submicron CMOS Technology
提出一种具有初始导通功能的PMOS触发SCR设计，用于深亚微米CMOS技术的ESD保护。
2.5V VDD操作电压
JSSC 2007第5期RF & Wireless
Introduction to the Special Issue on the 2006 Radio Frequency Integrated Circuits (RFIC) Symposium
2006年RFIC研讨会精选论文集，涵盖无线通信IC的最新进展。
无
JSSC 2007第5期OtherVCO
MAY 2007 VOLUME 42 NUMBER 5 IJSCBC ISSN 0018-9200 EditorialNew
2006年IEEE RFIC研讨会特刊，涵盖软件定义无线电接收机、低功耗WLAN收发器等射频集成电路技术。
0.13μm CMOS, 2.4GHz
JSSC 2007第5期Other
New Associate Editor I T IS my pleasure to announce the appointment of
宣布Dr. Domine M. W. Leenaerts担任IEEE JSSC期刊副编辑，感谢Francesco Svelto教授的贡献。
无
JSSC 2007第5期OtherNeural Network Accelerator
Sub-Microwatt Analog VLSI Trainable Pattern Classifier
亚微瓦级模拟VLSI可训练模式分类器，用于生物特征签名验证。
0.5μm CMOS, 840nW, 40 classifications/s, 49-51 multiply-accumulates/s/W
JSSC 2007第5期Other
The Path to the Software-Defined
提出一种适用于移动终端的软件定义无线电接收机架构，通过电子调谐前端和可编程基带处理实现灵活信道接收。
90nm CMOS, 800MHz-6GHz调谐范围, 200kHz-20MHz信道带宽
JSSC 2007第5期RF & WirelessNeural Network Accelerator
Verification of Digital RF Processors RF Analog Baseband and Software
提出一种基于VHDL建模与仿真的复杂RF SoC系统设计验证方法。
无
JSSC 2007第6期RF & WirelessTransceiver
A 0.25-/22m CMOS 1.9-GHz PHS RF Transceiver With a 150-kHz Low-IF Architecture
一款基于0.25微米CMOS技术的1.9GHz PHS收发器，采用150kHz低中频架构，实现快速信道切换和DC偏移消除。
105 dBm灵敏度，55 dBc ACS，3% EVM，65 dBc ACPR
JSSC 2007第6期Clocking & PLLsVCONeural Network Accelerator
A 12-V 37385-GHz Eight-Phase Clock Generator in 013-22m CMOS Technology
一款采用0.13μm CMOS工艺的37-38.5GHz八相时钟发生器，具有低抖动和低相位噪声特性。
0.13μm CMOS, 1.2V, 38GHz, 0.24ps rms抖动, 51.6mW功耗
JSSC 2007第6期RF & Wireless
A 15 V 31 GHz8 GHz CMOS Synthesizer for 9-Band MB-OFDM UWB Transceivers
设计用于9频段MB-OFDM UWB收发器的15V 31GHz CMOS合成器。
1.5V, 127.4 dBc/Hz @10MHz, 4.43°, <22 dBc, <1ns, 59mA
JSSC 2007第6期Clocking & PLLsPLLNeural Network Accelerator
A 21-GHz 8-Modulus Prescaler and a 20-GHz Phase-Locked Loop Fabricated in 130-nm CMOS
130nm CMOS工艺下实现21GHz 8模预分频器和20GHz锁相环，低功耗设计。
130nm CMOS, 1.5V, 21GHz, 20GHz, 80dBc/Hz@60kHz, 116.1dBc/Hz@10MHz
JSSC 2007第6期RF & Wireless
A 750 mV Fully Integrated Direct Conversion Receiver Front-End for GSM in 90-nm CMOS
设计了一种750 mV供电的全集成直接转换接收器前端，适用于GSM应用，具有高动态范围和低噪声特性。
51 dBm IIP2, 3.5 dB NF, 1/f噪声角频率15 kHz
JSSC 2007第6期RF & WirelessVCOLNA
A CDMA Dual-Band Zero-IF Receiver With Integrated LNAs and VCOs in an Advanced S
一款集成LNA和VCO的双频CDMA接收器，采用先进BiCMOS工艺
PCS-band LNA噪声系数1.5 dB，IP3 -37.5 dBm，增益16 dB；PCS混频器噪声系数5 dB，IP3 -35 dBm，IP2 -360 dBm；PCS VCO相位噪声-134 dBc/Hz @3.9 GHz
JSSC 2007第6期Other
A CDMA InGaPGaAs-HBT MMIC Power Amplifier Module Operating With a Low Reference V
新型InGaP/GaAs-HBT MMIC功率放大器模块，支持2.4V低参考电压工作。
900MHz, 3.5V集电极电压, 2.4V参考电压, 65mA静态电流, 27.5-dBm输出功率, 40% PAE, -50-dBc ACPR
JSSC 2007第6期Other
A Complementary Switched MOSFET Architecture for the 1/f Noise Reduction in Linear Analog CMOS ICs
提出一种新型互补开关MOSFET架构，用于线性模拟CMOS IC中的1/f噪声降低。
1/f噪声降低5 dB（10 Hz时）
JSSC 2007第6期Clocking & PLLsVCO
A Low-Power 114-GHz PushPush CMOS VCO Using LC
研究一种低功耗114GHz推推式CMOS VCO，采用LC源极退化技术。
8.4mW核心功耗，112.8-115.2GHz调谐范围，113.6dBc/Hz@10MHz相位噪声
JSSC 2007第6期Other
A Monolithic High-Efficiency 2.4-GHz 20-dBm SiGe BiCMOS Envelope-Tracking OFDM Power Amplifier
一款用于2.4GHz 802.11g OFDM的单片SiGe BiCMOS包络跟踪功率放大器，具有高效率和20dBm输出功率。
12dB增益, 5% EVM, 20dBm OFDM输出功率, 28%整体效率
JSSC 2007第6期OtherDelta-Sigma ADCNeural Network Accelerator
A Power-Efficient Two-Channel Time-Interleaved /6/1Modulator for
一种高效能双通道时间交织二阶ΣΔ调制器，适用于宽带应用。
0.18μm CMOS, 1.8V, 132MHz, 85dB动态范围, 5.4mW功耗
JSSC 2007第6期RF & Wireless
A Receiver Architecture for Dual-Antenna Systems
提出一种低中频接收器架构，通过将双天线信号转换为复域正负频率，减少基带模数转换器数量。
0.18μm CMOS, 1.8V, 60.2mW, -55/-50dBm灵敏度, 50/53dB EVM
JSSC 2007第6期RF & Wireless
A UWB-IR Transmitter With
提出一种新型超宽带脉冲无线电发射机，具有低功耗、简单设计和精确脉冲生成的特点。
0.18-μm CMOS, 2.2V, 29.7mW
JSSC 2007第6期Other
An Embeddable Multilevel-Cell
基于固体电解质的非易失性存储器阵列，支持多级存储和低功耗操作。
437-ns cycle time, sub-40-ns access times, 10-A reference current
JSSC 2007第6期Other
An SC V oltage Doubler with Pseudo-Continuous Output Regulation Using a Three-Stage
提出一种采用伪连续控制的开关电容倍压器，通过三阶段可切换运放实现高效输出调节。
0.6μm CMOS, 87%效率@5mA, 200kHz开关频率, 20mV纹波@100mA负载阶跃
JSSC 2007第6期RF & WirelessSAR ADC
An Ultra Low Energy 12-bit Rate-Resolution Scalable SAR ADC for Wireless
一款用于无线传感器的超低能耗12位速率-分辨率可调SAR ADC
0.18μm CMOS, 1V, 100kS/s（12bit模式）/200kS/s（8bit模式）
JSSC 2007第6期MemorySRAM
Design of a Process Variation Tolerant Self-Repairing SRAM for Yield Enhancement in Nanoscaled CMOS
提出一种自修复SRAM设计，通过监测泄漏电流和延迟来调整偏置电压，减少工艺变异导致的失效，提高良率。
70nm工艺仿真下良率提升5%-40%
JSSC 2007第6期Other
Digital Object Identifier 101109JSSC2007900768
无摘要提供，无法生成概要
无
JSSC 2007第6期Other
Digital Object Identifier 101109JSSC2007900770
该论文未提供摘要，无法进行概要总结。
无
JSSC 2007第6期Other
Digital Object Identifier 101109JSSC2007900771
该论文未提供摘要，无法进行概要总结。
无
JSSC 2007第6期Other
Distributed Loss-Compensation Techniques for Energy-Efficient Low-Latency On-Chip Communication
通过分布式损耗补偿技术实现高效低延迟的片上互连
14-mm 3-Gb/s DDR link, 12.1 ps/mm latency, <2 pJ/b energy consumption
JSSC 2007第6期Other
Electronically Temperature Compensated Silicon Bulk
设计并实现了一种基于硅微机械谐振器的电子温度补偿参考振荡器。
频率漂移39 ppm/100°C
JSSC 2007第6期Other
Generalized Linear Periodic Time-Varying Analysis for Noise Reduction in an
提出一种线性周期时变电路模型，用于分析有源混频器的噪声行为。
无
JSSC 2007第6期Data ConvertersSAR ADC
JUNE 2007 VOLUME 42 NUMBER 6 IJSCBC ISSN 0018-9200 New Associate Editor K Naga
IEEE JSSC 2007年6月刊收录了多篇关于低功耗、高性能集成电路设计的论文，涵盖ADC、调制器、VCO、PLL等主题。
如：12-bit SAR ADC, 2.4-GHz 20-dBm, 1.2-V 37–38.5-GHz
JSSC 2007第6期Memory
New Associate Editor I AM happy to announce the appointment of Dr
IEEE JSSC期刊宣布Katsuyuki Sato博士担任新副主编，他在内存技术和设计方面拥有丰富经验。
无
JSSC 2007第6期Other
Patent Abstracts The Patent Abstracts and References cited are intended to provide the minimum information necessary for determining interest. The full text and images can be obtained from the U.S. Patent Office at http:// www.uspto.gov. 7,138,865 November 21, 2006 Differential Amplifiers With Enhanced Gain and Controlled Common-Mode Output Level Inventors: Franklin Murden (Greensboro, NC) and Scott Bardsley (Summerfield, NC)
差分放大器通过共模控制器增强增益和输出阻抗，同时控制共模输出电平。
无
JSSC 2007第6期MemoryFlash Memory
Random Telegraph Signal in Flash Memory: Its Impact on Scaling of Multilevel Flash Memory Beyond the 90-nm Node
首次观察到闪存中随机电报信号引起的阈值电压波动，并发现其在45nm节点后将成为多级闪存设计的重要问题。
阈值电压波动超过0.2V，45nm节点尾比特引起的展宽超过0.3V
JSSC 2007第6期Other
Surfing Pipelines Theory and Implementation
Surfing技术是一种无锁存的流水线技术，通过调制门和逻辑功能的传播延迟来减少时序不确定性。
无
JSSC 2007第6期Other
The Effect of the System Specification on the Optimal Selection of
本文提出基于系统参数选择时钟存储元件的新方法，优化能效设计。
无
JSSC 2007第7期Other
2229 GHz Ultra-Wideband CMOS Pulse Generator for Short-Range
提出一种用于短程雷达的2229 GHz超宽带CMOS脉冲发生器，采用新型延迟单元和边缘组合器设计。
1 Gb/s/bit脉冲，71 mV峰峰值，39.2 ps单脉冲宽度，552 ps包络宽度，1.4 mW功耗
JSSC 2007第7期Image SensorsCMOS Image Sensor
A 120-dB Dynamic Range CMOS Image Sensor
一款具有120dB动态范围且可编程功率响应曲线的CMOS图像传感器。
120dB动态范围，0.13%时间噪声，0.4%固定模式噪声
JSSC 2007第7期Analog Circuits
A 141-dB Dynamic Range CMOS Gas-Sensor Interface Circuit Without Calibration With 16-Bit Digital
无需校准的141dB动态范围CMOS气体传感器接口电路设计
0.35μm CMOS, 3.3V, <15mW, 141dB动态范围
JSSC 2007第7期Analog CircuitsOp-Amp
A CMOS Chopper Offset-Stabilized Opamp
一种采用斩波技术的CMOS低失调运算放大器设计
1.5μV失调@16kHz斩波频率，1.3MHz单位增益带宽(50pF负载)，700μA@5V供电
JSSC 2007第7期Analog CircuitsNeural Network Accelerator
A Fully Integrated Single-Ended 1515-Hz Low-Pass Filter With Linear Tuning Law P
一款全集成单端1515Hz低通滤波器，具有线性调谐特性
3.3V 0.35μm CMOS, 960×350μm², 50-500μA, THD<1%, >60dB动态范围
JSSC 2007第7期MemorySRAM
A Low-Power Embedded SRAM for
介绍了一种新型超低功耗SRAM，通过四种新技术在面积、延迟和能耗间实现更好平衡，适用于无线应用。
0.18μm技术，8-KB SRAM，功耗降低2倍
JSSC 2007第7期RF & Wireless
A Low Noise Figure 1.2-V CMOS GPS Receiver Integrated as a Part of a
本文探讨了在多模终端中集成GPS接收器的挑战，并提出了一种低噪声GPS接收器设计。
0.13μm CMOS, 1.2V, 49mW, 2.2dB噪声系数, -24dBm OOB IIP3
JSSC 2007第7期OtherBandgap Reference
A Sub-1-V 10 ppm C Nanopower V oltage
一种在0.9至4V电源电压下工作的极低功耗电压基准发生器，最大电流70nA，温度系数10ppm。
0.9-4V, 70nA, 10ppm/°C, PSRR <-53dB@100Hz, <-42dB@10MHz
JSSC 2007第7期Analog Circuits
A Switchable-Order G/109-C Baseband Filter With Wide Digital Tuning for Configurable
提出一种可数字调谐的Gm-C滤波器，适用于多标准蜂窝接收机。
0.13μm CMOS, 1.2V, 调谐范围25:1, 精度优于5%
JSSC 2007第7期Other
An EMI Resisting LIN Driver in 035-micron High-V oltage CMOS
设计了一种抗电磁干扰的LIN驱动器，通过预定义斜率信号和反馈方案确保数据传输稳定性。
高抗干扰能力，通过直接功率注入(DPI)测试
JSSC 2007第7期OtherPhased Array
CMOS Distributed Active Power Combiners and Splitters for Multi-Antenna UWB
提出用于多天线UWB波束成形系统的CMOS分布式有源功率合成器与分配器设计
增益范围15-6dB(合成器)/16-9.5dB(分配器)，延迟32-42ps(合成器)/43-53ps(分配器)
JSSC 2007第7期Other
Digital Object Identifier 101109JSSC2007902793
该论文未提供摘要，无法进行概要总结。
无
JSSC 2007第7期Other
Digital Object Identifier 101109JSSC2007902794
无摘要提供，无法生成概要
无
JSSC 2007第7期Other
Digital Object Identifier 101109JSSC2007902795
无摘要信息，无法提供概要。
无
JSSC 2007第7期RF & Wireless
Flexible Baseband Analog Circuits for Software-Defined Radio Front-Ends
提出一种用于软件定义无线电前端的数字可编程低通滤波器和可变增益放大器设计方法。
0.13μm CMOS, 1.2V, 0.35-23.5MHz可调频率, 85-163μVrms噪声, 0.72-21.6mW功耗
JSSC 2007第7期Other
In-Situ Delay Characterization and Local Supply V oltage Adjustment for Compensation of Local
提出通过调整电路块供电电压补偿局部延迟变化的方法，采用原位延迟特性分析实现最小安全裕度的电压调整。
130nm CMOS, 10%功耗降低
JSSC 2007第7期Other
Introduction to the Special Issue on ESSCIRC 2006 I I NTRODUCTION T HE JULY Spec
IEEE JSSC特刊介绍2006年ESSCIRC会议精选论文，涵盖模拟/RF和数字电路领域。
20 dBm输出功率
JSSC 2007第7期Clocking & PLLs
JULY 2007 VOLUME 42 NUMBER 7 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON ESSCIRC 2006
该期刊聚焦ESSCIRC 2006特别议题，涵盖多篇关于模拟/RF电路设计的论文，包括功率放大器、脉冲发生器、宽带VCO等。
20 dBm, 60 GHz, 1.2-V CMOS
JSSC 2007第7期Clocking & PLLs
Jitter Characteristic in Charge
分析和抑制电荷恢复谐振时钟分配网络中的时钟抖动
1.5-GHz, 28.4 ps -> 14.5 ps抖动降低
JSSC 2007第7期Wireline I/O
Low-V oltage Topologies for 40-Gbs Circuits in Nanoscale CMOS
本文提出了适用于90nm和65nm CMOS工艺的40Gb/s低电压电路拓扑。
40 Gb/s, 0.15 mW/Gb/s
JSSC 2007第7期Other
New Associate Editors I T IS my pleasure to announce the appointment of
IEEE JSSC期刊宣布新任副编辑Bevan M. Baas的任命及其专业背景
无
JSSC 2007第7期Other
On-Line Global Energy Optimization in Multi-Core Systems Using Principles of
设计了一种基于模拟计算方法的在线能量优化器单元，用于动态调整多核芯片的电源电压和工作频率。
响应时间小于50μs，硅面积0.021mm²/任务，功耗2mW/任务
JSSC 2007第7期Clocking & PLLsVCO
Wideband VCO With Simultaneous Switching of Frequency Band
宽带VCO设计通过切换有源核心和变容二极管实现频率范围优化。
0.13μm CMOS, 1.2V, 3.1-5.2GHz, 7.7-2.1mA, -118dBc/Hz@1MHz
JSSC 2007第8期Other
70-GHz Effective Sampling Time-Base On-Chip Oscilloscope in CMOS
本文提出了一种基于CMOS工艺的70GHz有效采样时基片上示波器，采用欠采样和时域放大技术实现高效测量。
70-GHz采样率，4 mV电压分辨率，3.5 mW静态功耗
JSSC 2007第8期Clocking & PLLs
AUGUST 2007 VOLUME 42 NUMBER 8 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE CICC 2
本期IEEE JSSC特刊聚焦2006年CICC会议，涵盖CMOS LC-VCO、时钟乘法器、PLL等电路设计创新。
0.18μm CMOS, 0.13μm CMOS, 1.5V
JSSC 2007第8期Other
A 104-dB Dynamic Range Transimpedance-Based CMOS ASIC for Tuning
设计用于高Q值MEMS音叉陀螺的连续时间跨阻ASIC，实现104dB动态范围和低噪声检测。
0.02aF/√Hz@15kHz, 104dB动态范围, 400μW功耗, 2.7°/hr/√Hz噪声基底
JSSC 2007第8期RF & WirelessNeural Network Accelerator
A 1.5-V 0.7–2.5-GHz CMOS Quadrature Demodulator for Multiband Direct-Conversion Receivers
一款集成正交解调器，采用0.13μm CMOS工艺，适用于多频段直接转换接收。
0.13μm CMOS, 1.5V, 20-24mA, 700MHz-2.5GHz, 35dB增益, 10dB NF
JSSC 2007第8期Clocking & PLLsCharge PumpPLL
A 50-GHz Phase-Locked Loop in 013-22m CMOS
0.13μm CMOS工艺下实现的50GHz锁相环，采用LC振荡器注入锁定分频器。
45.9-50.5GHz锁定范围，10dBm输出功率，57mW功耗，63.5/72/99 dBc/Hz相位噪声
JSSC 2007第8期Clocking & PLLsDLL
A DLL-Based Programmable Clock Multiplier in 0.18-/22m CMOS With 70 dBc
基于DLL的可编程时钟倍频器，采用0.18μm CMOS工艺，实现低抖动和低参考杂散。
150–400 MHz, 16 mW, 1–5 ps RMS jitter, 70 dBc reference spur level
JSSC 2007第8期Power Management
A Highly Integrated Power Management IC for Advanced
介绍一款用于先进移动应用的高度集成电源管理IC，提升能效与紧凑性。
无
JSSC 2007第8期Other
A Low-Power Unified Arithmetic Unit for Programmable Handheld 3-D
开发了一种低功耗、面积高效的四路32位多功能算术单元，用于手持3D图形系统的可编程着色器。
0.18μm CMOS, 1.8V, 210MHz, 15.3mW
JSSC 2007第8期Power ManagementLDO
A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator
提出一种采用阻抗衰减缓冲器的低静态电流LDO，用于便携式应用，具有快速瞬态响应和稳定性。
20μA静态电流，200mA负载电流，3%输出电压波动（200mA/100ns阶跃）
JSSC 2007第8期RF & Wireless
A Wideband 16Digital-RF Modulator for
一款支持Gb/s数据率的宽带软件定义数字RF调制器
0.13μm CMOS, 1.2 Gb/s, 200 MHz带宽, 5.25 GHz中心频率, 187 mW功耗
JSSC 2007第8期Analog Circuits
Accurate Characterization of Integrated Continuous-Time Filters
提出高精度集成连续时间滤波器频率响应和噪声谱密度表征技术
75MHz, 0.35μm CMOS, 40-pin DIP
JSSC 2007第8期Clocking & PLLs
An Ultra-Compact Differentially Tuned 6-GHz CMOS LC-VCO With Dynamic Common-Mode Feedback
提出一种超紧凑差分调谐6GHz LC-VCO，适用于6+Gb/s高速串行链路。
90nm CMOS, 1.6V, 14mW, 4.5-7.1GHz, 117.7dBc/Hz@3MHz
JSSC 2007第8期Other
Communication Using Antennas Fabricated in Silicon
研究展示了在数字CMOS工艺中集成紧凑天线实现无线互连的可行性。
3-mm长天线，20-/10-cm衬底，24GHz时效率达25%，100-kb/s通信距离约10m
JSSC 2007第8期Analog Circuits
Design of Low-V oltage Highly Linear Switched-R-MOSFET-C Filters
设计低电压高线性开关R-MOSFET-C滤波器，采用占空比控制调谐实现高线性。
0.18μm CMOS, 0.6V, 77dB THD@0.6V, 90dB THD@0.8V
JSSC 2007第8期Other
Digital Object Identifier 101109JSSC2007904382
无摘要，无法提供概要。
无
JSSC 2007第8期Other
Digital Object Identifier 101109JSSC2007904383
该论文未提供摘要，无法进行概要总结。
无
JSSC 2007第8期Other
Digital Object Identifier 101109JSSC2007904385
无摘要
JSSC 2007第8期Clocking & PLLs
Introduction to the Special Issue on the IEEE 2006
IEEE JSSC特刊介绍2006年CICC会议论文，涵盖无线电路、混合信号设计等领域。
6 GHz, 70 dBc, 50 GHz
JSSC 2007第8期Data ConvertersDAC
Low-Power Approaches to High-Speed Current-Steering Digital-to-Analog Converters in 0.18-/22m CMOS
论文探讨了在保持性能的同时降低电流舵数模转换器功耗的电路设计方法。
14-bit分辨率, 200MSPS转换率, 0.17mW/MSPS@1.8V, 0.28mW/MSPS@3.3V
JSSC 2007第8期Other
Message from the Incoming Editor-in-Chief I T IS A GREAT HONOR for me to follow
新任主编Bram Nauta表达了对IEEE JSSC期刊的荣誉感及未来技术挑战的展望
无
JSSC 2007第8期Other
Message from the Outgoing Editor-in-Chief A S I AM COMPLETING my three-year term
IEEE JSSC期刊主编任期结束感言，感谢团队和支持者。
无
JSSC 2007第8期Other
Modeling, Design, and Verification for the Analog Front-End of a MEMS-Based Parallel Scanning-Probe
提出一种基于MEMS的并行扫描探针存储设备模拟前端集成设计方案。
无具体指标
JSSC 2007第8期Other
Nucleic Acid Extraction, Amplification, and Detection on Si-Based Microfluidic Platforms Levent Yobas, Hongmiao Ji, Wing-Cheong Hui, Yu Chen, Tit-Meng Lim, Chew-Kiat Heng
本文概述了硅基微流控平台在核酸提取、扩增和检测中的应用。
无
JSSC 2007第8期Other
On the Self-Generation of Electrical
研究非线性传输线自生稳定电孤子脉冲及其混沌动态的电路实现。
无具体指标
JSSC 2007第9期RF & Wireless
A 0.2-mW 2-Mb/s Digital Transceiver Based on Wideband Signaling for Human
一种基于宽带信号的低功耗数字收发器，用于人体通信
2-Mb/s数据速率，0.2 mW功耗，1-V电源
JSSC 2007第9期Clocking & PLLsVCO
A 1-V 17-GHz 5-mW CMOS Quadrature VCO Based on
基于变压器耦合的1V 17GHz 5mW CMOS正交压控振荡器
17GHz, 16.5%调谐范围, 49dBc/Hz@1MHz, 5mA@1V
JSSC 2007第9期RF & WirelessVCOClock Generation
A 1-V 86-mW-RX 53-mW-TX Single-Chip CMOS Transceiver for WLAN IEEE 802.11a Lincoln Leung Lai Kan, Dennis M. C. Lau, Shuzuo Lou, Alan W. L. Ng, Rachel Dan Wang, Gary Wing-Kei Wong
一款1V单芯片CMOS收发器，集成WLAN IEEE 802.11a所有模块，低功耗设计。
0.18μm CMOS, 1V, 85.7mW-RX, 53.2mW-TX
JSSC 2007第9期Data ConvertersDelta-Sigma ADC
A 14 Bit Continuous-Time Delta-Sigma A/D Modulator With 2.5 MHz
一款采用0.25微米CMOS工艺的14位连续时间ΔΣ调制器，具有25MHz信号带宽和5MS/s输出速率。
60MHz时钟频率，81dB峰值SNR，85dB动态范围，50mW功耗
JSSC 2007第9期Data ConvertersFlash ADCDAC
A 4-GSs 4-bit Flash ADC in 018-22m CMOS
一款在0.18微米CMOS工艺中实现的4位4GS/s闪存ADC，采用差分电感和DAC修调技术提升性能。
4 GS/s, DNL<0.15LSB, INL<0.24LSB, ENOB 3.48bits@4GS/s
JSSC 2007第9期RF & WirelessPhased Array
A 5.2 GHz CMOS I/Q Modulator With Integrated Phase Shifter for Beamforming Svetoslav Gueorguiev
一款用于波束形成的52 GHz CMOS IQ调制器，集成相位偏移器，适用于802.11a WLAN。
0.25μm CMOS, 1 dB输出压缩点-7.1 dBm, 功耗61 mA, 相位偏移分辨率10度
JSSC 2007第9期RF & WirelessTransceiver
A 5–6 GHz 1-V CMOS Direct-Conversion Receiver With an Integrated Quadrature Coupler Hsiao-Chin Chen, Tao Wang, and Shey-Shi Lu
一种采用集成正交耦合器和次谐波混频器的1V CMOS直接下变频接收机前端
5.4GHz下26.2dB增益/5.2dB噪声系数/45.5mW功耗
JSSC 2007第9期Power Management
A Current-Mode, Dual Slope, Integrated Capacitance-to-Pulse Duration Converter Paolo Bruschi, Nicolò Nizza
一种用于电容传感器的电流模式双斜率电容-脉冲持续时间转换器
0.35μm, 3.3V BCD6工艺
JSSC 2007第9期RF & WirelessSAR ADCDAC
A Fully Integrated Auto-Calibrated Super- Regenerative Receiver in 013-22m CMOS
设计了一种0.13μm CMOS工艺的2.4 GHz ISM频段超再生接收机，具有自动校准功能。
0.13μm CMOS, 2.4 GHz, 500 kb/s, 2.8 mW, 5.6 nJ/bit
JSSC 2007第9期Other
A Real-Time Image-Feature-Extraction and Vector-Generation VLSI Employing Arrayed-Shift-Register Architecture
开发了一种用于实时图像识别的特征提取和向量生成VLSI芯片，采用阵列移位寄存器架构和流水线方向边缘滤波电路。
0.18μm 5-metal CMOS, 9.7 ns/vector element, 6.1 frames/s VGA-size image
JSSC 2007第9期Wireline I/OHigh-Speed Link
A Single-Pair Serial Link for Mobile Displays With
一种用于移动显示器的低功耗单对串行链路，采用时钟边缘调制方案。
0.18μm CMOS, 1.2V, 270Mb/s, 3.12mW
JSSC 2007第9期Clocking & PLLsVCO
Analysis and Design of Wideband Injection-Locked Ring Oscillators With Multiple-
提出多注入技术提升环形振荡器的锁定范围和注入效率。
0.18μm CMOS, 13-25 GHz, 30-45 GHz
JSSC 2007第9期RF & WirelessLNANeural Network Accelerator
Design and Analysis of a Performance-Optimized CMOS UWB Distributed LNA
设计并分析了一种性能优化的CMOS超宽带分布式低噪声放大器（DLNA），采用带宽增强型共源共栅单元。
噪声系数2.9 dB, 增益8 dB, IIP3 3.55 dBm, 功耗12 mA@1.8V
JSSC 2007第9期Clocking & PLLsVCO
Design and Scaling of W-Band SiGe BiCMOS VCOs
设计并优化了77-106 GHz SiGe BiCMOS VCO，采用MOS和HBT变容二极管及集成电感。
106 GHz VCO, 2.5V, -101.3 dBc/Hz @1MHz, 87 GHz输出功率-10.5 dBm
JSSC 2007第9期Clocking & PLLsVCO
Design of Wide-Tuning-Range Millimeter-Wave CMOS VCO With a Standing-Wave Architecture
设计了一种采用驻波架构的宽调谐范围毫米波CMOS VCO，实现了高频操作和大范围调谐。
40-GHz, 27 mW, 1.5-V, 7.5 GHz tuning range, -96 dBc/Hz phase noise
JSSC 2007第9期Clocking & PLLs
Development of Embedded Three-Dimensional 35-nF/mm/50MIM Capacitor and BiCMOS Circuits Characterization Jean-Christophe Giraudin, Franck Badets, Jean-Pierre Blanc, Emmanuel Chataigner, Cédrick Chappaz
三维嵌入式35nF/mm² MIM电容器的开发及其在BiCMOS电路中的应用
35nF/mm²电容密度，低漏电流
JSSC 2007第9期Other
Digital Object Identifier 101109JSSC2007906634
无摘要
JSSC 2007第9期Other
Digital Object Identifier 101109JSSC2007906635
无摘要提供，无法生成概要
无
JSSC 2007第9期Digital Circuits
Energy-Efficient Synchronous-Logic and Asynchronous-Logic FFT/IFFT Processors
提出两种低功耗FFT/IFFT处理器，异步逻辑设计比同步逻辑节能37%。
0.35μm CMOS, 1.0V, 93nJ
JSSC 2007第9期RF & WirelessCDREqualizer
Equalization and Clock and Data Recovery Techniques for 10-Gb/s CMOS Serial-Link Receivers
描述了一种在0.13微米CMOS技术中实现10Gb/s的均衡器和时钟数据恢复电路。
10 Gb/s, 133 mW, 1.6-V supply
JSSC 2007第9期Other
Introduction to the 2006 BipolarBiCMOS Circuits and Technology Meeting T HIS sec
介绍2006年Bipolar/BiCMOS电路与技术会议的论文精选，涵盖SiGe BiCMOS技术的高频振荡器设计。
106 GHz VCO, 2.5 V供电, 相位噪声101.3 dBc/Hz at 1 MHz
JSSC 2007第9期Other
Low-Capacitance and Charge-Shared Match Lines for Low-Energy High-Performance TC
提出低电容和电荷共享匹配线技术，提升TCAM搜索速度并降低能耗
0.18μm CMOS, 42%搜索时间减少, 25%能耗降低
JSSC 2007第9期OtherNeural Network Accelerator
Notice of Violation of IEEE Publication Principles A 54 dBΩ 42 dB 10 Gb s SiGe
一款高增益10 Gb/s SiGe BiCMOS SOI工艺的跨阻放大器，具备低功耗和高灵敏度特性。
54 dBΩ TIA增益, 42 dB LA电压增益, 12 A输入灵敏度, 8pA/√Hz输入等效噪声, 0.3W功耗, 3.3V供电, 1.8x1.8 mm²芯片面积
JSSC 2007第9期Power ManagementSRAM
On-Chip V oltage Down Converter to Improve SRAM Read/Write Margin and Static Power for Sub-Nano CMOS Technology Fang-shi Lai and Chia-Fu Lee
片上电压转换器提升SRAM读写裕度和静态功耗性能
0.7V操作电压，静态功耗改善5%
JSSC 2007第9期Other
Power Amplifier Protection by
提出基于自适应输出功率控制的功率放大器保护方案，防止极端条件下的破坏性击穿。
5V电源电压，2W标称输出功率，VSWR=10时最大功率降低2.7dB
JSSC 2007第9期Clocking & PLLs
SEPTEMBER 2007 VOLUME 42 NUMBER 9 IJSCBC ISSN 0018-9200 SPECIAL SECTION ON THE 2
该期刊论文涵盖了W波段SiGe BiCMOS VCO设计、功率放大器保护、嵌入式三维MIM电容器开发等多个主题。
无
JSSC 2007第9期Clocking & PLLsVCO
The Quadrature LC Oscillator A Complete Portrait Based on
该论文通过注入锁定技术全面分析了LC正交振荡器的动态特性。
无
JSSC 2007第10期Other
3-D Capacitive Interconnections for Wafer-Level and Die-Level Assembly
提出基于电容耦合的3D互连方案，实现高带宽低能耗通信。
1.23 Gb/s带宽, 19 Mb/s/μm²吞吐密度, 0.14 mW/Gb/s能耗
JSSC 2007第10期OtherBandgap Reference
A 14 V Supply CMOS Fractional
一种输出硅带隙电压分数的CMOS带隙基准电路，简化了内部运算放大器设计。
1.4V电源, 858mV输出, 温度系数1.28mV(-20°C至100°C), 功耗162μW, 面积1.2mm²
JSSC 2007第10期OtherNeural Network Accelerator
A 14 mW 2.5 MS/s 14 bit /6/1Modulator Using Split-Path Pseudo-Differential Amplifiers
采用分路伪差分放大器的14位ΔΣ调制器设计
14bit/25MSs, 1.25MHz带宽, 84dB动态范围, 14mW@2.4V
JSSC 2007第10期MemorySRAM
A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM
提出一种基于施密特触发器的亚阈值10T SRAM单元，具有高噪声容限和低功耗特性。
0.13μm CMOS, 160mV, 1.56×SNM提升, 18%漏电降低, 50%读写功耗降低
JSSC 2007第10期Clocking & PLLs
A 1 mA Ultra-Low-Power FHSS TX Front-End Utilizing Direct Modulation With Digital Pre-Distortion
提出一种超低功耗FHSS发射前端，采用直接调制和数字预失真技术，功耗仅1mA。
1mA @ 18dBm输出功率
JSSC 2007第10期Data Converters
A 3.2 Gb/s CDR Using Semi-Blind Oversampling to
提出一种混合CDR技术，结合盲采样与传统相位跟踪，显著提升抖动容忍度。
0.11μm CMOS, 1.9-3.5Gb/s, 200UI@200kHz抖动容忍, 115mW@2.4Gb/s
JSSC 2007第10期Data ConvertersSAR ADC
A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 8-bit Successive Approximation ADC
一款适用于能源受限应用的8位逐次逼近ADC，采用0.18μm CMOS工艺，实现低功耗与高带宽。
0.18μm CMOS, 0.9V, 200kS/s
JSSC 2007第10期Other
A Broadband CMOS Frequency Tripler Using a Third-Harmonic
提出一种宽带CMOS频率三倍器，采用三次谐波增强技术实现低相位噪声和宽带输出。
输入频率范围1.7 GHz至2.25 GHz，输出频率范围5.1 GHz至6.75 GHz，带宽28%，最佳转换损耗5.6 dB（效率27.5%）
JSSC 2007第10期Data ConvertersPipeline ADCTime-Interleaved ADC
A CMOS 15-bit 125-MS/s Time-Interleaved ADC
一款采用数字后台校准的15位125MS/s时间交织ADC，在0.18μm CMOS工艺下实现高动态范围。
0.18μm CMOS, 1.8V, 125MS/s, 91.9dB SFDR, 69.9dB SNDR
JSSC 2007第10期RF & WirelessDAC
A Digital Envelope Modulator for a WLAN OFDM Polar Transmitter in 90 nm CMOS
研究了一种用于802.11a/g WLAN OFDM标准的数字包络调制器，采用90nm CMOS工艺实现。
90nm CMOS, 1.2V, 5dBm输出功率, 12.7mW功耗
JSSC 2007第10期Other
A GaN HEMT Class F Amplifier at 2 GHz With 6280 PAE
设计并测试了一种GaN HEMT Class F放大器，峰值功率附加效率达85%，输出功率16.5W。
85% PAE, 16.5 W输出功率, 2 GHz工作频率
JSSC 2007第10期Other
A High-Power Low-Distortion GaAs HBT Power Amplifier for Mobile Terminals Used in Broadb
本文介绍了一种用于5-6GHz宽带无线应用的低压高功率低失真GaAs HBT功率放大器。
21dBm@2.0%EVM, 22dBm@3.0%EVM, 3.3V, 5-6GHz
JSSC 2007第10期Clocking & PLLsCDR
A Power-Efficient Clock and Data Recovery Circuit in 0.18 /22m CMOS Technology for Multi-Channel Short-Haul Optical
研究低功耗门控振荡器时钟数据恢复电路的设计方法及其性能优化。
0.18μm CMOS, 4.2 mW/Gb/s/channel, 20 Gb/s总数据速率, BER < 10^-12
JSSC 2007第10期Other
An 84 GHz Bandwidth and 20 dB Gain Broadband Amplifier in SiGe
本文报道了一种基于SiGe双极技术的宽带放大器，具有84 GHz带宽和20 dB增益。
84 GHz带宽, 20 dB增益, 990 mW功耗, 5.5 V供电
JSSC 2007第10期Digital Circuits
An Energy-Efficient Mobile Vertex Processor With Multithread Expanded VLIW Architecture
提出一种能效优化的移动端顶点处理器，采用多线程扩展VLIW架构和顶点缓存技术
0.18μm CMOS, 100MHz, 120Mvertices/s, 44.7%能耗降低
JSSC 2007第10期Other
An InGaPGaAs Merged HBT-FET BiFET Technology and Applications to the Design of H
本文探讨了InGaPGaAs HBT-FET BiFET技术在无线功率放大器中的应用及其设计优势。
高性能无线功率放大器
JSSC 2007第10期Other
Author’s Response Ali Hajimiri and Thomas H. Lee The authors thank the correspondents for their note. The /99/50 /48/61/50cor- rection term, while valid, rarely plays an important role in the final re- sult because normally /99/50 /48/61/50is much smaller than /0/50 /114/109/115. The worst case scenario (which does not normally happen) is constant impulse sensi- tivity function (ISF). In this case
作者回应了关于相位噪声和OTA电路图的更正建议。
无
JSSC 2007第10期Data Converters
CMOS Camera With In-Pixel Temporal Change Detection and ADC
提出一种90x90像素的CMOS相机，具备像素级时间变化检测和ADC功能。
0.5μm 3M2P CMOS, 4.2mW, 30fps, 2.1%变化灵敏度
JSSC 2007第10期Clocking & PLLs
Comments and Corrections Comments on “A General Theory of Phase Noise in Electrical Oscillators”
本文通过频域分析修正了通用相位噪声理论中的错误。
无
JSSC 2007第10期Analog Circuits
Correction to “A Channel-Select Filter With Agile Blocker Detection and Adaptive Power Dissipation” Atsushi Yoshizawa and Yannis Tsividis In the above paper [1], a correction should be made to the schematic diagram shown in Fig. 8. One of the three diode-connected cascoded NMOS transistors in that figure should not be diode-connected. The correct schematic is shown below. Fig. 8. Fully differential class-AB output stage op amp with variable bias current. Manuscript received June 29, 2007.
对Yoshizawa和Tsividis的论文中图8的电路图进行了修正。
无
JSSC 2007第10期Other
Design and Analysis of Broadband Dual-Gate Balanced Low-Noise Amplifiers
本文设计了三种基于双栅HEMT的平衡低噪声放大器，覆盖4-40GHz频段，具有高带宽和低噪声特性。
4-9GHz频段NF=1.75dB, 9-20GHz频段NF=2.75dB, 20-40GHz频段NF=2.5dB
JSSC 2007第10期Other
Design and Test of a 175-Mb/s, Rate-1/2 (128,3,6) Low-Density Parity-Check Convolutional Code Encoder and Decoder
设计和测试了一种175-Mbps速率、1/2码率的LDPC-CC ASIC，适用于流媒体数据或可变大小数据包应用。
180-nm CMOS, 1.8-V, 175 Mb/s
JSSC 2007第10期Other
Introduction to the Special Issue on the Third IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS)
第三届IEEE化合物半导体集成电路研讨会聚焦微波和毫米波无线及宽带通信应用的高性能IC/器件技术。
高频/宽带操作, 高RF输出功率, 低噪声, 高线性度
JSSC 2007第10期Other
Linearized Darlington Cascode Amplifier Employing GaAs PHEMT and GaN HEMT Technologies
本文提出了一种新型达林顿级联放大器拓扑结构，采用GaAs PHEMT和GaN HEMT技术，显著提升了增益和IP3带宽性能。
12.5 dB增益，16 GHz 3 dB带宽，29 dBm IP3，1-4 GHz多倍频带输出功率大于1 W
JSSC 2007第10期RF & Wireless
Low-Power Circuits for a 25-V 107-to-86-Gbs Serial Transmitter in 130-nm SiGe B
130nm SiGe BiCMOS工艺下实现86 Gb/s低功耗串行发射器电路
130nm SiGe BiCMOS, 2.5V, 86 Gb/s (最高92 Gb/s@0°C)
JSSC 2007第10期Other
Notice of Violation of IEEE Publication Principles A 33 V 125 Gb s 02 μm SiGe Bi
采用0.2μm SiGe BiCMOS工艺实现低功耗12.5Gb/s激光二极管驱动IC。
3.3V, 12.5Gb/s, 20-100mA调制电流, 1-100mA偏置电流
JSSC 2007第10期Other
OCTOBER 2007 VOLUME 42 NUMBER 10 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE THIR
IEEE JSSC 2007年10月特刊聚焦CSICS会议，涵盖多种高性能半导体电路设计。
2.5V-3.3V, 10.7-86Gb/s, 84GHz带宽
JSSC 2007第10期Other
Process-Invariant Current Source Design Methodology and Examples
提出一种无需后制程补偿的工艺不变电流源设计方法，显著降低工艺变异影响。
标准化偏差降低两倍以上
JSSC 2007第10期RF & Wireless
Wireless Clock Distribution System Using an
提出一种采用外部平面阵列天线的紧凑无线时钟分配系统，可在3 GHz频率下为35毫米直径圆形区域内的电路提供同步。
17-GHz时钟信号，35-mm直径同步区域，3 GHz频率
JSSC 2007第11期OtherPhased ArrayNeural Network Accelerator
013-22m CMOS Phase Shifters for X- K u- and K-B
开发了两种0.13微米CMOS技术的4位有源移相器，分别用于X/Ku波段和K波段相控阵。
5-18 GHz范围内RMS相位误差小于10度，插入损耗3dB至0.2dB
JSSC 2007第11期Digital CircuitsClock Generation
480-GMACSmW Resonant Adiabatic Mixed-Signal Processor Array for Charge-Based Pat
提出一种谐振绝热混合信号处理器阵列，能效提升25倍，适用于图像分类和面部检测任务。
480 GMACS/mW
JSSC 2007第11期Data ConvertersNeural Network Accelerator
A 09 V 96 22W Fully Operational
提出并实现了一种0.9V、96μW全功能数字助听器芯片，采用自适应SNR模拟前端和专用DSP技术。
79 dB峰值SNR，4.1Vrms输入参考噪声电压
JSSC 2007第11期Other
A 10–50-GHz CMOS Distributed Step Attenuator With Low Loss and Low
一款10-50GHz低损耗、低相位不平衡的分布式CMOS步进衰减器设计
33-37GHz频段最小衰减2.1dB，最大衰减13.0dB，11dB衰减范围，0.9dB步进（13档），相位不平衡<3°，无静态功耗，1dB压缩点5dBm@20GHz
JSSC 2007第11期Other
A 11 GHz Fifth Order Active-LC
提出一种低功耗GHz宽带低通滤波器，采用LC谐振器，功耗效率提升7倍。
1.1 GHz带宽, 47 dB SNR, 48 dB IM3, 72 mW功耗
JSSC 2007第11期Data ConvertersDAC
A 14-bit 200-MHz Current-Steering DAC With Switching-Sequence Post-Adjustment Calibration
提出一种通过动态调整电流源开关顺序实现高精度DAC校准的新方法
14-bit, 200MHz, SFDR 81.5dB@1MHz, 78.1dB@2MHz
JSSC 2007第11期Clocking & PLLsDLLDRAM
A 1.5-V 3.2 Gb/s/pin Graphic DDR4 SDRAM With Dual-Clock System, Four-Phase Input Strobing, and Low-Jitter Fully Analog DLL Ki-Won Lee, Joo-Hwan Cho, Byoung-Jin Choi, Geun-Il Lee, Ho-Don Jung, Woo-Young Lee, Ki-Chon Park
开发了三种电路技术，用于90nm DRAM工艺的1.5V 512Mb GDDR4 SDRAM，实现3.2Gbps/pin的数据速率。
1.5V, 3.2Gbps/pin, 12.8GBps in x32 GDDR4 I/O
JSSC 2007第11期MemorySRAMEmerging Memory
A 16-Mb Toggle MRAM With
介绍了一种采用分布式驱动宽摆幅电流镜方案的16Mb Toggle MRAM，支持100MHz突发模式。
16Mb容量, 100MHz突发模式, 0.13μm CMOS, 0.24μm MRAM工艺
JSSC 2007第11期OtherNeural Network Accelerator
A 19.7 MHz, Fifth-Order Active- RC Chebyshev LPF for Draft IEEE802.11n With Automatic Quality-Factor Tuning Scheme Shouhei Kousai, Mototsugu Hamada
采用0.13μm CMOS工艺实现197MHz五阶切比雪夫低通滤波器，支持IEEE802.11n草案。
19.7MHz, 2dB增益, 30nV/√Hz输入参考噪声, 113dB动态范围, 7.5mA@1.5V, 0.2mm²面积
JSSC 2007第11期Data ConvertersDelta-Sigma ADC
A 25-V 14-bit 180-mW Cascaded 61ADC for ADSL2 Application
一款用于ADSL2应用的14位180mW级联61ADC设计
2.2MHz带宽下动态范围86dB，信噪失真比78dB，功耗180mW
JSSC 2007第11期OtherDLL
A 25 GHz All-Digital Delay-Locked Loop in 013 22m CMOS Technology
一款0.13μm CMOS工艺下的2.5GHz全数字延迟锁定环，具有低抖动和快速锁定特性。
2.5 GHz, 30 mW, 0.03 mm², 14 ps peak-to-peak jitter
JSSC 2007第11期Other
A 31.3-dBm Bulk CMOS T/R Switch Using Stacked Transistors With Sub-Design-Rule Channel Length in Floated p-Wells
展示了一种采用堆叠晶体管和亚设计规则通道长度的31.3dBm 900MHz CMOS T/R开关
31.3-dBm 900-MHz, 0.5/1.0 dB TX/RX插入损耗, 29 dB隔离
JSSC 2007第11期Image SensorsCMOS Image Sensor
A CMOS Imager With Focal Plane
本文介绍了一种采用预测编码技术的CMOS图像传感器，实现焦平面压缩。
0.35μm CMOS, 80×44 APS阵列, 2.60mm×5.96mm芯片面积
JSSC 2007第11期RF & Wireless
A CMOS Ultra-Wideband Receiver for Low Data-Rate Communication
一种低功耗CMOS超宽带接收器，适用于低数据率通信。
0.18μm CMOS, 16mA, 20Mpulses/s
JSSC 2007第11期OtherLNA
A Digitally Controlled Variable-Gain Low-Noise Amplifier With Strong Immunity to Interferers
提出一种采用电容衰减器和电流分流技术的可变增益低噪声放大器，显著提高线性度和增益范围。
650 MHz时NF为1.5 dB，功耗15.4 mW，增益范围42.7 dB
JSSC 2007第11期Memory
A High-Density Scalable Twin Transistor RAM (TTRAM) With Verify Control for SOI Platform Memory IPs
提出了一种高密度可扩展双晶体管RAM，适用于多种应用的SoC内存IP。
263 MHz随机访问速度, 79 mW/4 Mb低功耗, 453 MHz数据传输, 5 s数据保持时间
JSSC 2007第11期Power ManagementBuck Converter
A Monolithic Buck Converter With Near-Optimum Reference Tracking Response Using Adaptive-Output-Feedback
提出一种具有自适应输出和超快参考跟踪的单片降压转换器，采用端点预测和自适应输出反馈方案实现近最优参考跟踪响应。
3V输入，0.7-2.4V输出范围，10μs跟踪速度，96%峰值效率（260mA），800mA最大输出电流
JSSC 2007第11期OtherBandgap Reference
A Sub-1-V Low-Noise Bandgap V oltage Reference
提出一种新型亚1V低噪声带隙电压基准，采用反向带隙电压原理实现低至1V的电源电压工作。
输出噪声谱密度40nV/√Hz@20μA，0.1-10Hz峰峰值噪声4μV，温度系数11ppm/℃
JSSC 2007第11期Other
Digital Object Identifier 101109JSSC2007910461
无摘要，无法提供概要。
无
JSSC 2007第11期Power Management
Dithering Skip Modulation Width and Dead Time Controllers in Highly Efficient DC-
提出一种高效三模式DC-DC转换器，通过动态跳频调制和优化死区时间控制实现宽负载范围内高效率。
效率90%，负载电流范围3mA至500mA
JSSC 2007第11期Memory
Introduction to the Special Issue on the 2006 Asian Solid-State
2006年亚洲固态电路会议特刊，涵盖多项先进电路设计技术。
19.7 MHz, 2.5 GHz, 0.5 V, 2.5-V 14-bit, 1.5-V 3.2 Gb/s/pin
JSSC 2007第11期Other
Linear Current-Mode Active
提出一种线性光电流转换的CMOS有源像素传感器，具有低固定模式噪声。
3.3V 0.35μm CMOS, 1.8V 0.18μm CMOS, 10μm×10μm像素尺寸
JSSC 2007第11期Power ManagementSAR ADC
Low-Power Successive Approximation Converter With 05 V Supply in 90 nm CMOS
设计了一种超低功耗逐次逼近型转换器，适用于无线传感器网络接收器，工作电压低至450 mV。
0.14 pJ/Conv.Step
JSSC 2007第11期Other
Measurement and Analysis of PD-SOI Static Latches Based on Bistable-Gated-Bipolar Device
基于BGB器件的PD-SOI静态锁存器测量与分析，展示其低功耗与高速特性。
0.35μm PD-SOI, 2.0-1.6V, 0.1-1nA standby current
JSSC 2007第11期Other
Nonlinear Shaping SC
提出一种非线性整形技术，通过多电平比较器提升SC带通滤波器振荡器的线性度。
1.65V, 80MHz, 10MHz, Q-factor=10
JSSC 2007第11期Clocking & PLLsClock Generation
Notice of Violation of IEEE Publication Principles A Low Reference Spurs 15 GHz
采用全采样前馈环路滤波器的15 GHz低参考杂散频率合成器
49 rms双积分相位噪声（1 kHz至10 MHz），-85 dBc参考杂散，-80 dBc电源注入杂散，300×750 μm²芯片面积，100 mW功耗（2.5 V电源）
JSSC 2007第11期Wireline I/O
Over-100-Gb/s 1:2 Demultiplexer Based on InP HBT Technology Yasuyuki Suzuki
基于InP HBT技术开发出超100Gb/s的1:2解复用器IC，具有高信号质量和宽时序裕度。
550mV输出摆幅, <600fs RMS抖动, 100Gb/s无误码
JSSC 2007第11期Other
Patent Abstracts The Patent Abstracts and References cited are intended to provide the minimum information necessary for determining interest. The full text and images can be obtained from the U.S. Patent Office at http:// www.uspto.gov. 7,196,577 Mar. 27, 2007 Amplifier With Capacitor Selection Inventors: Eberhard Brunner (Portland, OR) Assignee: Analog Devices, Inc. (Norwood, MA) Filed: May 25, 2004.
该专利描述了一种可选择增益放大器，通过选择性耦合不同电容器和反馈网络来提供恒定带宽等操作特性。
未明确提及
JSSC 2007第11期MemorySRAM
Portless SRAMA High-Performance Alternative to the 6T Methodology
提出一种无端口SRAM单元，替代传统6T设计，性能显著提升。
动态功耗降低19%，漏电功耗降低6%，静态噪声容限提升20%
JSSC 2007第11期Power ManagementBuck Converter
Stacked-Chip Implementation of On-Chip Buck Converter for Distributed Power Supply System in SiPs
提出了一种采用堆叠芯片实现的片上降压转换器，适用于分布式电源系统，首次实验验证了3D堆叠转换器的运行。
62%最大功率效率，70mA输出电流，0.7电压转换比，200MHz开关频率
JSSC 2007第11期RF & WirelessLNA
Sub-02 dB Noise Figure Wideband Room-Temperature CMOS LNA With Non-50 10Signal-S
本文介绍了一种用于射电望远镜接收机的宽带低噪声放大器（LNA），在90nm CMOS工艺下实现了低于0.2 dB的噪声系数。
90nm CMOS, 1V, 43mA, 800-1400MHz, <0.2dB噪声系数, >17dB增益
JSSC 2007第12期Other
04381447 2
无摘要信息，无法提供概要
无
JSSC 2007第12期Data ConvertersDAC
10-bit Driver IC Using 3-bit DAC Embedded Operational Amplifier for
开发了一种用于激光投影全高清电视的10位驱动IC，采用3位DAC嵌入运算放大器。
0.35μm CMOS, 400 Mbps, 1.93μs settling time, 1.3 mV output voltage deviation
JSSC 2007第12期Other
2007 Index IEEE Journal of Solid-State Circuits Vol 42 This index covers all tec
2007年IEEE固态电路期刊索引，涵盖当年及往年被评论或修正的文章。
无
JSSC 2007第12期Wireline I/O
40-Gbs High-Gain Distributed Amplifiers With Cascaded Gain Stages in 018-22m CMOS
提出一种新型高增益分布式放大器电路拓扑，采用级联共源共栅结构提升增益。
16.2dB/20dB增益, 33.4GHz/39.4GHz带宽, 260mW功耗@2.8V
JSSC 2007第12期Other
A2 /22W 100 nV/rtHz Chopper-Stabilized Instrumentation Amplifier for Chronic Measurement of Neural
一款用于神经场电位长期监测的22W 100nVrtHz斩波稳定仪表放大器
0.98μVrms噪声(0.05-100Hz), 4.6噪声效率因子, 2.0μW@1.8V
JSSC 2007第12期Other
A 0.65-to-1.4 nJ/Burst 3-to-10 GHz UWB All-Digital TX in 90 nm CMOS for IEEE 802.15.4a
提出一种全数字UWB发射机架构，利用脉冲无线电UWB的低占空比实现超低功耗。
1 V 90 nm CMOS, 0.65 mW at 3.1 GHz to 1.4 mW at 10 GHz, 1 Mb/s data rate
JSSC 2007第12期Data ConvertersPipeline ADCNeural Network Accelerator
A 10-bit 205-MS/s 1.0-mm/5090-nm CMOS Pipeline ADC for
一款用于平板显示的10位205-MS/s流水线ADC，采用深亚微米CMOS工艺设计优化技术。
90nm CMOS, 1.0V, 205MS/s, 40mW
JSSC 2007第12期Image SensorsCMOS Image Sensor
A 1/2.7-in 2.96 MPixel CMOS Image Sensor With Double CDS Architecture for Full High-Definition Camcorders Hidekazu Takahashi, Tomoyuki Noda, Takashi Matsuda, Takanori Watanabe, Mahito Shinohara, Toshiaki Endo, Shunsuke Takimoto, Ryuichi Mishima, Shigeru Nishimura, Katsuhito Sakurai
一款采用双CDS架构的127英寸296MP CMOS图像传感器，适用于全高清成像。
0.18μm CMOS, 48MHz, 60帧/s, 220mW
JSSC 2007第12期RF & Wireless
A 14-mW 625-Gbs Transceiver in 90-nm CMOS
本文介绍了一种用于芯片间通信的6.25Gb/s、14mW收发器，采用90nm CMOS工艺，具有低功耗特性。
6.25Gb/s, 14mW, 90nm CMOS, <2.25mW/Gb/s
JSSC 2007第12期Clocking & PLLsVCO
A 23-to-29 GHz Transconductor-Tuned VCO MMIC in 013 22m CMOS
采用0.13微米CMOS技术实现的23至29 GHz宽带VCO，利用跨导器实现调谐。
23-29 GHz调谐范围，相位噪声-57/-54 dBc/Hz @1MHz偏移，43 mW功耗
JSSC 2007第12期Other
A 232-Channel Epiretinal Stimulator ASIC
本文介绍了一种用于视觉假体的232通道视网膜刺激器ASIC，具有无线操作和高电压输出特性。
232通道，最大116并行刺激，22 mm²面积
JSSC 2007第12期RF & Wireless
A 25 nJbit 065 V Pulsed UWB Receiver in 90 nm CMOS
90nm CMOS工艺下实现0.65V低功耗超宽带接收器，支持0-16.7 Mb/s数据传输。
90nm CMOS, 0.65V, 0-16.7 Mb/s, 2.5 nJ/bit, -99 dBm灵敏度
JSSC 2007第12期Other
A 2 W CMOS Hybrid Switching Amplitude Modulator for EDGE
本文提出了一种用于EDGE极性发射机的混合开关幅度调制器，结合宽带缓冲线性放大器和PWM开关放大器，实现高效高速。
0.35μm CMOS, 3.5V, 2MHz, 88.3%效率
JSSC 2007第12期Data ConvertersNeural Network Accelerator
A 4044 Gbs 3 Oversampling CMOS CDR116 DEMUX
一款低成本90nm CMOS工艺的40-44 Gb/s CDR和1:16解复用器，功耗910mW。
40-44 Gb/s, 910 mW
JSSC 2007第12期Other
A 56 mW Continuous-Time Quadrature Cascaded /6/1Modulator With 77 dB DR in a Near Zero-IF 20 MHz B
一款用于数字多流FM收音机的连续时间正交级联调制器，具有77 dB动态范围和20 MHz带宽。
77 dB动态范围，20 MHz带宽，10.5 MHz中频，340 MHz采样率，56 mW功耗，1.2 V电源
JSSC 2007第12期RF & Wireless
A 900 MHz UHF RFID Reader Transceiver IC
一款符合全球法规的900MHz UHF RFID读写器收发器芯片，采用直接转换架构集成所有功能模块。
0.18μm SiGe BiCMOS, 21mm², 1.2W, 输出功率11dBm(线性)/20dBm(调制), 接收灵敏度-85dBm
JSSC 2007第12期Analog Circuits
A Blocker Filtering Technique for SAW-Less
提出一种用于无线接收机的主动滤波技术，无需外部声表面波滤波器。
65nm CMOS, 3-dB带宽从220MHz降至4.5MHz, 阻带抑制超过21dB
JSSC 2007第12期OtherNeural Network Accelerator
A Continuous-Grain Silicon-System LCD
本文介绍了一种具有光学输入功能的连续晶硅系统LCD，适用于下一代移动设备。
30 Hz, 300 dpi VGA图像传感器，40%孔径比
JSSC 2007第12期RF & Wireless
A Fully Integrated 4 10-Gb/s DWDM Optoelectronic Transceiver Implemented in a Standard 0.13 /22m CMOS SOI Technology
在0.13μm CMOS SOI技术中实现了一个4×10-Gb/s DWDM光电收发器，集成度高，功耗3.5W。
40 Gb/s总数据速率，BER小于10^-12，功耗3.5 W
JSSC 2007第12期RF & Wireless
A Fully Integrated MIMO Multiband Direct Conversion CMOS Transceiver for WLAN Applications (802.11n)
一款用于WLAN应用的全集成多频段直接转换CMOS MIMO收发器芯片
PHY速率达48Mb/s，EVM优于-52dB（0.9%），RX模式275mA，TX模式280mA
JSSC 2007第12期Other
A Magnetically Tuned
通过磁调谐实现连续频率调谐的变压器-电容正交振荡器
3.2GHz-7.3GHz频率范围, 176.5dB FoM@3.2GHz, 24mW功耗, 1.5°相位误差
JSSC 2007第12期Other
A Micropower Interface ASIC for a Capacitive 3-Axis Micro-Accelerometer
本文介绍了一种用于三轴微加速度计的低功耗接口ASIC。
0.13μm BiCMOS, 1.8V, 62μA, 100Hz温度采样, 1.04kHz四质量块采样
JSSC 2007第12期RF & Wireless
A Multimode Transmitter in 013 22m CMOS Using Direct-Digital RF Modulator
一种基于直接数字射频调制器的多模发射机架构，集成了D/A转换、上变频、无用边带抑制等功能。
0.13μm CMOS, 1.2V, WCDMA EVM <2%, 噪声底-150 dBc/Hz
JSSC 2007第12期Clocking & PLLs
A Self-Calibrated On-Chip Phase-Noise Measurement Circuit With 75 dBc Single-Tone Sensitivity at 100 kHz Offset
提出一种自校准片上相位噪声测量电路，无需外部校准，适用于PLL时钟合成器自测试。
2 GHz载频, 75 dBc单音测量灵敏度, 124 dBc/Hz等效相位噪声灵敏度@100 kHz
JSSC 2007第12期RF & Wireless
A Single-Chip Dual-Band CDMA2000 Transceiver in 013 22m CMOS
本文介绍了一种用于CDMA2000的单片双频收发器，采用0.13μm CMOS工艺，支持北美蜂窝和PCS频段。
0.13μm CMOS, 2.5V, SNR 23dB (PCS), SNR 25dB (Cell)
JSSC 2007第12期Power Management
A Single-Inductor Switching DCDC Converter With Five Outputs and Ordered Power-D
采用0.5μm Bi-CMOS工艺的单电感五输出DC-DC转换器，具有有序功率分配控制。
0.5μm Bi-CMOS, 4.35-12V/ -12V~-5V输出, 80.8%效率, 700kHz开关频率
JSSC 2007第12期Image SensorsCMOS Image Sensor
A Spatial-Temporal Multiresolution CMOS Image Sensor With Adaptive Frame Rates for Tracking the Moving Objects in Region-of-Interest and Suppressing
一种自适应帧率的时空多分辨率CMOS图像传感器，可同时输出静态背景和高速运动物体的图像。
256×256@30fps + 64×64 ROI@240fps, 75mW功耗, 3.3V供电
JSSC 2007第12期Clocking & PLLsPLL
A Wide-Bandwidth 2.4 GHz ISM Band Fractional-/78 PLL With
提出一种快速自适应的相位噪声消除技术，应用于2.4 GHz ISM频段的CMOS PLL IC。
730 kHz带宽, 12 MHz参考频率, 101 dBc/Hz@100 kHz, 124 dBc/Hz@3 MHz, 35 μs最差稳定时间
JSSC 2007第12期Data ConvertersPipeline ADCOp-Amp
A Zero-Crossing-Based 8-bit 200 MSs Pipelined ADC
提出基于零交叉的8位200MS/s流水线ADC，采用动态零交叉检测器和电流源替代运算放大器。
8-bit, 200 MS/s, 0.18μm CMOS, 8.5 mW
JSSC 2007第12期RF & Wireless
An Integrated Ultra-Wideband Timed Array Receiver in 013 22m CMOS Using a Path-S
一款用于高分辨率成像的超宽带4通道时间阵列接收器，采用路径共享真时延架构以减少芯片面积。
0.13μm CMOS, 1至15 GHz带宽, 3.1 mm x 3.2 mm芯片尺寸
JSSC 2007第12期Data Converters
CMOS Single-Chip
介绍了一种集成了微控制器的CMOS单芯片电子罗盘，具有高精度和紧凑设计。
0.35μm CMOS技术，2.3mm×2.8mm芯片尺寸，0.5°分辨率，2°精度
JSSC 2007第12期OtherPLL
Heterodyne Phase Locking A Technique for High-Speed
提出了一种基于混频器级联的锁相环技术，实现高频整数或分数分频。
64 GHz to 70 GHz, 6 mW, 1.2-V supply
JSSC 2007第12期Data ConvertersPLL
Introduction to the Special Issue on the 2007 IEEE International Solid-State Cir
本期IEEE JSSC特刊聚焦2007年国际固态电路会议，涵盖模拟电路、转换器、调制器等前沿研究。
如：90nm CMOS, 200 MS/s, 10-bit ADC
JSSC 2007第12期mm-Wave
Millimeter-Wave Devices and Circuit Blocks up to 104 GHz in 90 nm CMOS
提出毫米波器件和电路块的系统优化方法，实现高频低功耗设计
90nm CMOS, 104GHz, 10.5mW, 12.2dB增益
JSSC 2007第12期Data Converters
Multiple-Ramp Column-Parallel ADC Architectures for CMOS
本文提出了一种基于多斜坡单斜率ADC的CMOS图像传感器列并行ADC架构，显著提高了转换速度。
转换速度提高3.3倍，功耗仅增加16%
JSSC 2007第12期Analog Circuits
SiP Tuner With Integrated LC Tracking Filter for Both Cable and Terrestrial TV R
设计了一款集成LC跟踪滤波器的硅调谐器，适用于有线及地面电视信号接收。
5 dB NF, 42–870 MHz, 55 dB视频SNR, 62 dB镜像抑制, 780 mW功耗