← 返回 JSSC 论文列表JSSC 2007第12期RF & Wireless0.13μm CMOS SOI
A Fully Integrated 4 10-Gb/s DWDM Optoelectronic Transceiver Implemented in a Standard 0.13 /22m CMOS SOI Technology
在0.13μm CMOS SOI技术中实现了一个4×10-Gb/s DWDM光电收发器，集成度高，功耗3.5W。
40 Gb/s总数据速率，BER小于10^-12，功耗3.5 W
DWDM光电收发器CMOS SOI单芯片集成40 Gb/s
▸创新点1：单芯片集成DWDM光电收发器，采用0.13μm CMOS SOI技术，实现了光电收发器的全功能集成，显著提升了系统紧凑性和可靠性，减少了传统多芯片方案的复杂性和成本。
▸创新点2：200 GHz信道间隔，通过精确的光学设计和电子调谐技术，实现了高密度的信道分配，提升了频谱利用率，支持更高的数据传输速率和更复杂的网络拓扑。
▸创新点3：SOI衬底上的光电系统集成，首次在单一SOI衬底上实现了光学和电子元件的无缝集成，解决了传统光电系统分立元件的互连问题，降低了功耗和信号损耗。
▸创新点4：40 Gb/s的聚合数据速率，通过优化的信号处理电路和高效的光学调制技术，实现了在单根光纤上的高速数据传输，同时保证了误码率低于10^-12，功耗仅为3.5 W。
Abstract
Optical and electronic building blocks required for DWDM transceivers have been integrated in a 0.13 m CMOS SOI technology. Using these building blocks, a 4 10-Gb/s single-chip DWDM optoelectronic transceiver with 200 GHz channel spacing has been demonstrated. The DWDM transceiver demonstrates an unprecedented level of optoelectronic system integration, bringing all required optical and electronic transceiver functions together on a single SOI substrate. An aggregate data rate of 40 Gb/s was achieved over a single fiber, with a BER of less than /49/48 /49/50and a power consumption of 3.5 W.