JSSC 2007第1期Clocking & PLLs65nm

A 9-GHz 65-nm Intel® Pentium 4 Processor Integer

英特尔第四代奔腾4处理器整数执行单元在65nm CMOS技术下实现9GHz运行

9GHz, 1.3V, 65nm CMOS, 70°C

高频处理器整数执行单元65nm CMOS低功耗设计热密度优化

▸创新点1：2频率快速时钟优化多米诺时钟方案（方法创新）。通过采用双频率快速时钟(FCLK)优化的多米诺时钟方案，显著提高了时钟频率至9 GHz，同时降低了功耗和设计复杂度。这一创新在65-nm CMOS技术下实现了高性能和低功耗的平衡。

▸创新点2：分段算术逻辑单元前端多路复用器（电路创新）。采用分段设计的ALU前端多路复用器，优化了信号路径和延迟，提高了算术逻辑单元的执行效率。这一设计减少了8.4%的整数核心归一化动态功耗。

▸创新点3：稀疏树算术逻辑单元加法器（电路创新）。通过稀疏树结构的ALU加法器设计，减少了关键路径的延迟，提升了加法器的运算速度。这一创新在高速运算场景下表现出色。

▸创新点4：合并加减稀疏树地址生成单元设计（系统创新）。将加减操作与稀疏树地址生成单元合并设计，优化了地址生成的效率和速度，同时降低了电路复杂度。这一创新减少了42%的归一化泄漏功耗。

▸创新点5：推测性RC延迟优化旋转器（方法创新）。采用推测性RC延迟优化技术，显著减少了旋转器的延迟，提升了处理器的整体性能。这一创新在高温环境下（70°C）仍能保持稳定运行。

▸创新点6：单轨L0缓存和对齐多路复用器（系统创新）。通过单轨设计的L0缓存和对齐多路复用器，优化了数据访问路径，减少了缓存访问延迟。这一创新还降低了CPU工作温度8°C，提升了热效率。

Abstract

This paper describes a fourth generation Intel Pen- tium 4 processor integer execution core operating at 9 GHz in a 1.3-V , 65-nm CMOS technology at 70 C. Low-voltage-swing cir- cuits of the 90-nm design are replaced by: 1) 2 frequency fast clock (FCLK)-optimized domino clocking scheme; 2) segmented arithmetic and logic unit (ALU) front-end multiplexer; 3) sparse- tree ALU adder; 4) merged add/subtract sparse-tree address gen- eration unit (AGU) design; 5) speculative RC-delay-optimized ro- tator; and 6) single-rail L0 cache and alignment multiplexer, re- sulting in 8.4% reduction in integer core normalized active power and 42% reduction in normalized leakage power. The use of stan- dard domino/static tools and methodologies lowers design com- plexity, reducing development cost and time. The redesign also re- duces integer core thermal density, resulting in an 8 C reduction in CPU operating temperature.