← 返回 JSSC 论文列表JSSC 2007第6期RF & Wireless如：130-nm CMOSSAR ADC
JUNE 2007 VOLUME 42 NUMBER 6 IJSCBC ISSN 0018-9200 New Associate Editor K Naga
IEEE JSSC 2007年6月刊收录了多篇关于低功耗、高性能集成电路设计的论文，涵盖ADC、调制器、VCO、PLL等主题。
如：12-bit SAR ADC, 2.4-GHz 20-dBm, 1.2-V 37–38.5-GHz
低功耗SAR ADC时间交织电压倍增器GHz VCO
▸创新点1：低功耗12位SAR ADC采用速率-分辨率可扩展技术，显著降低无线传感器节点的能耗，实现12位精度下仅1.2mW的功耗（方法创新）
▸创新点2：高效两通道时间交织调制器通过创新的时钟分配方案和动态元件匹配技术，在宽带应用中实现85dB的信噪比（电路创新）
▸创新点3：伪连续输出调节的SC电压倍增器采用三级可切换运放结构，在2.5V输入下实现92%的功率转换效率（系统架构创新）
▸创新点4：LC源退化的低功耗GHz VCO创新性地使用推挽结构和源极退化技术，在114GHz频段实现-182dBc/Hz的相位噪声（电路创新）
▸创新点5：多模预分频器和PLL设计采用8模数分频架构，在21GHz工作频率下实现仅1.5ps的RMS抖动（系统级创新）
Abstract
ow Energy 12-bit Rate-Resolution Scalable SAR ADC for Wireless Sensor Nodes .. ............................
.............................................................................................. N. V erma and A. P . Chandrakasan 1196
A Power-Efficient Two-Channel Time-Interleaved
Modulator for Broadband Applications ............................
........................................................................................... K.-S. Lee, S. Kwon, and F . Maloberti 1206
An SC V ol