JSSC 2007第9期RF & Wireless0.18μmVCOClock Generation

A 1-V 86-mW-RX 53-mW-TX Single-Chip CMOS Transceiver for WLAN IEEE 802.11a Lincoln Leung Lai Kan, Dennis M. C. Lau, Shuzuo Lou, Alan W. L. Ng, Rachel Dan Wang, Gary Wing-Kei Wong

一款1V单芯片CMOS收发器，集成WLAN IEEE 802.11a所有模块，低功耗设计。

0.18μm CMOS, 1V, 85.7mW-RX, 53.2mW-TX

WLANCMOS收发器低功耗802.11a单芯片

▸创新点1：变压器反馈VCO（电路创新）：采用变压器反馈结构，显著提高VCO的相位噪声性能和频率稳定性，同时降低功耗，适用于1V低电压工作环境。

▸创新点2：堆叠分频器（电路创新）：设计堆叠分频器结构，优化频率合成器的功耗和面积效率，在1V供电下实现高效分频功能，支持WLAN IEEE 802.11a标准。

▸创新点3：8位IQ ADC/DAC（系统创新）：集成8位IQ ADC和DAC，实现高精度信号转换，支持复杂调制和解调过程，提升收发器的整体性能，同时保持低功耗。

▸创新点4：单芯片集成（系统创新）：将所有关键模块集成在单颗0.18μm CMOS芯片上，显著减小芯片面积（12.5mm²），降低系统复杂性和成本，同时优化功耗（RX 85.7mW，TX 53.2mW）。

Abstract

A 1-V WLAN IEEE 802.11a CMOS transceiver inte- grates all building blocks on a single chip including a transformer- feedback VCO and a stacked divider for the frequency synthesizer and 8-bit IQ ADCs and 8-bit IQ DACs. Fabricated in a 0.18- m CMOS process and operated at a single 1-V supply, the receiver and the transmitter consume 85.7 mW and 53.2 mW, including the frequency synthesizer, respectively. The total chip area with pads is 12.5 mm /50.