JSSC 2007第4期Memory90nm

A Nonvolatile 2-Mbit CBRAM Memory Core Featuring Advanced Read and Program Control Stefan Dietrich, Michael Angerbauer, Milena Ivanov, Dietmar Gogl, Heinz Hoenigschmid, Michael Kund, Corvin Liaw, Michael Markert, Ralf Symanczyk, Laith Altimime, Serge Bournat, and

一款采用90nm工艺的2-Mbit CBRAM存储器核心，具有快速反馈调节读取电压和新型编程电荷控制技术。

90nm工艺, 50ns读写周期

CBRAM非易失性存储器1T1CBJ读取电压调节编程电荷控制

▸创新点1：1T1CBJ存储单元结构（电路创新）：采用1T1CBJ单元结构，结合晶体管和导电桥接结，显著提高了存储密度和可靠性，适用于90 nm工艺技术。

▸创新点2：快速反馈调节CBJ读取电压（电路创新）：引入快速反馈机制调节CBJ读取电压，确保读取过程的稳定性和准确性，支持50 ns的随机读/写周期时间。

▸创新点3：使用虚拟单元泄放器件的编程电荷控制（方法创新）：通过虚拟单元泄放器件实现编程电荷控制，优化了编程过程的电荷管理，提高了编程效率和可靠性。

▸创新点4：高性能2-Mbit CBRAM核心（系统创新）：整体设计实现了2-Mbit的非易失性存储核心，展示了高密度、低功耗和高速度的特性，适用于先进存储应用。

Abstract

A 2-Mbit CBRAM (Conductive Bridging Random Access Memory) core has been developed utilizing a 90 nm, VDD /61/49 /53V process technology. The presented design uses an /56F/50(0.0648 m/50) 1T1CBJ (1-Transistor/1-Conductive Bridging Junction) cell and introduces a fast feedback regulated CBJ read voltage and a novel program charge control using dummy cell bleeder devices. Random read/write cycle times 50 ns are demonstrated.