▸互补开关MOSFET架构：提出了一种新型的互补开关MOSFET结构，通过动态切换MOSFET的工作状态，有效降低了1/f噪声，实验证明在10 Hz频率下噪声降低了5 dB。
▸1/f噪声降低技术：采用创新的电路设计方法，通过优化MOSFET的偏置和开关时序，实现了三倍的1/f噪声降低，显著提升了线性模拟IC的性能。
▸实验验证于CMOS Miller运算放大器：在标准的0.12微米、1.5V数字CMOS工艺中，成功将所提技术应用于两阶段CMOS Miller运算放大器，验证了其在实际电路中的可行性和有效性。
▸性能优化与影响分析：详细研究了所提技术对电路性能的影响，包括噪声降低、功耗和频率响应等方面的优化，为后续研究提供了重要参考。
Abstract
We present a novel principle for /49
noise reduction
in linear analog CMOS ICs. The principle is experimentally
demonstrated for a two-stage CMOS Miller operational amplifier
in a standard 0.12-
m, 1.5-V digital CMOS technology. A three-
fold /49
noise reduction (5 dB) is achieved at 10 Hz compared
with a reference circuit. The impact of the principle on the circuit
performance is investigated.