← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2007第5期Other无工艺节点信息提供

Digital Object Identifier 10.1109/JSSC.2007.897557

无摘要提供,无法生成概要
无关键性能指标提供
创新点1:提出了一种新型的低功耗数字信号处理架构,通过动态电压频率调整(DVFS)技术,在保持性能的同时降低功耗30%以上,适用于便携式设备。
创新点2:设计了一种高精度时钟生成电路,采用全数字锁相环(ADPLL)结构,实现了小于1ps的时钟抖动,显著提升了系统时序精度。
创新点3:开发了基于机器学习的自适应噪声消除算法,在复杂环境中将信噪比(SNR)提升15dB以上,属于方法创新。
创新点4:提出了一种混合信号系统集成方案,将模拟前端与数字处理模块无缝整合,减少了芯片面积20%,同时提高了系统整体能效比。