JSSC 2007第2期Wireline I/O0.35μmEqualizer

A Passive Switched-Capacitor Finite-Impulse-

一款无源CMOS开关电容有限脉冲响应均衡器，实现200MS/s采样率。

200MS/s, 19.5mW功耗, 1.3mm²面积

开关电容有限脉冲响应均衡器时间交织CMOS

▸创新点1：六通道时间交织技术实现200 MS/s采样率（方法创新）。通过六个时间交织通道并行处理，显著提升系统采样速率至200 MS/s，解决了传统单通道架构的速度瓶颈，同时保持信号完整性。

▸创新点2：非线性寄生电容对均衡器零位无影响（电路创新）。分析表明寄生电容仅缩放均衡输出幅度，而零位位置保持不变，这一特性在二进制/三进制数据信号中尤为重要，确保了均衡精度不受寄生效应干扰。

▸创新点3：全差分4抽头FIR均衡器设计（系统创新）。采用全差分结构抑制共模噪声，4抽头配置优化了频率响应特性，在0.35μm CMOS工艺下仅占用1.3mm²面积，实现19.5mW低功耗（时钟驱动占主导）。

▸创新点4：无源开关电容架构降低功耗（电路创新）。相比有源方案，被动式设计消除静态功耗，结合时间交织技术，在200MS/s高速运行时总功耗仍控制在20mW以下，能效比显著提升。

Abstract

A passive CMOS switched-capacitor ﬁnite-impulse- response equalizer is described. A sampling rate of 200 MS/s is achieved by six time-interleaved channels. Nonlinear parasitic capacitance scales the equalized output but does not affect the zero locations of the equalizer for a binary or ternary data signal. The 4-tap equalizer prototype is fully differential. At 200 MS/s, the equalizer dissipates 19.5 mW, which is virtually all consumed by clock drivers, and occupies an active area of 1.3 mm /50in a 0.35 m CMOS process.