JSSC 年份

2010

297 篇期刊论文

JSSC 2010第1期OtherFlash Memory
2 Gbs 15 pJbchip Inductive-Coupling Programmable Bus for NAND Flash
提出一种用于NAND闪存堆栈的2Gbps 15pJ/bit电感耦合可编程总线，显著降低SSD功耗和面积。
2Gb/s, 15pJ/bit, 0.18μm CMOS
JSSC 2010第1期MemoryDRAM
8 Gb 3-D DDR3 DRAM Using Through-Silicon-Via Technology Uksong Kang Hoe-Ju Chung
8Gb 3D DDR3 DRAM采用TSV技术，提升性能和能效。
1600 Mb/s I/O速度，100 mV电源噪声
JSSC 2010第1期Wireline I/O
A 1.6 GB/s DDR2 128 Mb Chain FeRAM With Scalable Octal Bitline and Sensing Schemes Hidehiro Shiga
展示了一种采用130nm工艺的16GB/s DDR2 128Mb链式FeRAM，具有可扩展的八位线和感应方案。
130nm 4-metal CMOS, 400MHz, 800Mb/s/pin
JSSC 2010第1期Data ConvertersNeural Network Accelerator
A 1 GHz Digital Channel Multiplexer for Satellite Outdoor Unit Pierre Busson, Nitin Chawla, Jérôme Bach, Stephane Le Tual, Harvinder Singh
一篇关于1 GHz数字通道复用器的IEEE JSSC论文，用于卫星户外单元，采用65 nm CMOS技术。
65 nm CMOS, 1 GHz, 1022 mW, 42.5 dB噪声抑制
JSSC 2010第1期Digital Circuits
A 201.4 GOPS 496 mW Real-Time Multi-Object Recognition Processor With Bio-Inspired Neural Perception Engine Joo-Young Kim, Student Member , IEEE, Minsu Kim , Student Member , IEEE, Seungjin Lee , Student Member , IEEE
一款2014年推出的实时多目标识别处理器，采用生物启发式神经网络和模糊逻辑电路，实现高效能低功耗的多目标识别。
201.4 GOPS, 496 mW, 60 frame/sec
JSSC 2010第1期Image Sensors
A 212 MPixels/s 4096 2160p Multiview Video Encoder Chip for 3D/Quad Full HDTV Applications Li-Fu Ding, Wei-Yin Chen, Pei-Kuei Tsung, Tzu-Der Chuang, Pai-Heng Hsiao, Yu-Han Chen, Hsu-Kuang Chiu
一款支持3D和QFHD电视应用的212M像素/s多视点视频编码芯片
212Mpixels/s, 407Mpixels/W, 94% SRAM节省, 79%带宽节省
JSSC 2010第1期Digital CircuitsProcessor/CPU
A 300 mV 494GOPS/W Reconfigurable Dual-Supply 4-Way SIMD V ector Processing Accelerator in 45 nm CMOS
一款45纳米工艺的可重构双电源4路SIMD向量处理器，支持超低电压运行，峰值能效达494GOPS/W。
45nm CMOS, 1.3V-230mV, 494GOPS/W
JSSC 2010第1期Digital Circuits
A 342 mW Mobile Application Processor With Full-HD Multi-Standard Video Codec and Tile-Based Address-Translation Circuits
一款支持全高清视频编解码的低功耗移动应用处理器
342 mW功耗，500 MHz工作频率，1.2 V电压
JSSC 2010第1期MemorySRAM
A 40 GHz 291 Mb V oltage-Scalable SRAM Design in a 32 nm High-k Metal-Gate CMOS
32纳米高k金属栅CMOS中的40 GHz 291 Mb电压可扩展SRAM设计
1.0 V下4 GHz, 0.8 V下2 GHz, 5 mW泄漏功耗
JSSC 2010第1期Other
A 45 nm 8-Core Enterprise
45纳米工艺的8核Xeon处理器，具有24MB共享L3缓存和低功耗设计。
45nm CMOS, 2.3B transistors, 8-core, 16-thread, 24MB shared L3 cache
JSSC 2010第1期RF & WirelessBiosignal
A 5.2 mW Self-Configured Wearable Body Sensor Network Controller and a 12 /22W Wirelessly Powered Sensor for a Continuous Health Monitoring System Jerald Y oo, Student Member , IEEE, Long Y an, Student Member , IEEE, Seulki Lee , Student Member , IEEE
提出一种自配置可穿戴体域网控制器和高效无线供电传感器，用于连续健康监测。
52 mW, 12 μW, 54.9% efficiency, 1.8 V
JSSC 2010第1期Wireline I/ODRAM
A 75 nm 7 Gb/s/pin 1 Gb GDDR5 Graphics Memory Device With Bandwidth Improvement Techniques Rex Kho, David Boursin, Martin Brox
本文介绍了一种75nm工艺的7 Gb/s/pin 1 Gb GDDR5图形内存设备，通过多种电路设计优化技术提升带宽。
7 Gb/s/pin, 1 Gb GDDR5, 75nm DRAM
JSSC 2010第1期RF & Wireless
A Bulk Acoustic Wave (BAW) Based Transceiver for an In-Tire-Pressure Monitoring
基于体声波谐振器的低功耗FSK收发器，用于轮胎压力监测系统。
6mA发射模式电流（1dBm输出功率），8mA接收模式电流（-57dBm灵敏度，50kBit/s数据速率，10^-3误码率）
JSSC 2010第1期MemorySRAM
A Chip-Stacked Memory for On-Chip SRAM-Rich SoCs and Processors Hideaki Saito, Masayuki Nakajima, Takumi Okamoto, Y usuke Y amada, Akira Ohuchi, Noriyuki Iguchi, Toshitsugu Sakamoto, Koichi Y amaguchi
通过三维封装技术实现的动态可重构内存芯片，优化SoC内存使用效率。
10μm-pitch inter-chip electrodes
JSSC 2010第1期RF & Wireless
A GHz Spintronic-Based RF Oscillator Patrick Villard, Ursula Ebels
基于自旋电子效应的GHz射频振荡器，具有高紧凑性和可调谐性。
GHz频率范围，可通过DC偏置电流和外部DC磁场调谐
JSSC 2010第1期RF & Wireless
A Pulsed UWB Receiver SoC for Insect
一种用于昆虫运动控制的脉冲超宽带接收器SoC，实现低功耗无线飞行控制系统
2.5 mW功耗, 0.5-to-1.4 nJ/bit能效, 16 Mb/s数据速率, -76 dBm灵敏度
JSSC 2010第1期RF & Wireless
A Reconfigurable, 130 nm CMOS 108 pJ/pulse, Fully Integrated IR-UWB Receiver for Communication and Precise Ranging Nick V an Helleputte, Student Member , IEEE, Marian V erhelst, Member , IEEE
一款130纳米CMOS工艺的全集成超宽带脉冲无线电接收器，具有108 pJ/脉冲的高能效。
130 nm CMOS, 4.2 mW, 39.0625 Mpps, 108 pJ/pulse, 1.3 Mb/s
JSSC 2010第1期Power ManagementEnergy Harvesting
An Efficient Piezoelectric Energy Harvesting Interface Circuit Using a Bias-Flip Rectifier
提出一种高效压电能量收集接口电路，采用偏置翻转技术提升能量提取能力
0.35μm CMOS, 4X功率提取提升
JSSC 2010第1期Other
An Integrated Power Supply System for Low Power 33 V Electronics Using On-Chip P
本文提出了一种基于芯片集成微燃料电池的稳定电源系统，最大输出功率450μW/cm²，平均功耗620nW。
450μW/cm², 620nW, 92%效率, 3.3V输出
JSSC 2010第1期Other
Digital Object Identifier 101109JSSC20092039246
无摘要提供，无法生成概要。
无
JSSC 2010第1期Other
Introduction to the Special Issue on the 2009 IEEE International Solid-State
2009年ISSCC会议精选论文特刊，聚焦高性能数字电路与处理器技术
2.3B晶体管, 8核64位, 24MB L3缓存, 45nm工艺
JSSC 2010第1期Other
JANUARY 2010 VOLUME 45 NUMBER 1 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE 2009
该期刊收录了2009年国际固态电路会议的高性能数字和低功耗数字处理器相关论文。
45 nm, 4096x2160p, 342 mW
JSSC 2010第1期Other
Optical IO Technology for Tera-Scale Computing
本文提出近远期两种光互连方案，分别基于封装架构和单片光子CMOS架构，实现高效能光I/O。
10Gb/s/channel at 11pJ/b, 20Gb/s with photonic CMOS
JSSC 2010第1期Wireline I/OEqualizer
Securing Encryption Systems With a Switched Capacitor Current Equalizer Carlos T
提出一种开关电容电流均衡器，用于保护加密系统免受侧信道攻击。
0.13μm CMOS, 7.2%面积开销, 33%功耗开销, 2倍性能下降
JSSC 2010第1期Clocking & PLLs
Silicon Resonator Based 3.2 /22W Real Time Clock With 10 ppm Frequency Accuracy David Ruffieux, Francois Krummenacher, Aurélie Pezous
基于硅谐振器的超低功耗实时时钟，频率精度达10 ppm。
1MHz, 3.2μW@1V, 10ppm精度, 0-50°C
JSSC 2010第1期Other
Stretchable EMI Measurement Sheet With 8 8 Coil Array, 2 V Organic CMOS Decoder, and 0.18 /22m Silicon CMOS LSIs for Electric and Magnetic
开发了一种可拉伸的电磁干扰测量片，用于检测电子设备表面的EMI分布。
电场检测最低60dBm，磁场检测最低70dBm，频率范围达1GHz
JSSC 2010第2期Other
A 07-22m BiCMOS Electrostatic Energy-Harvesting System IC
一种BiCMOS静电能量收集系统IC，可从环境振动中收集能量为微系统供电。
0.7-2.2μm BiCMOS, 2.7-4.2V, 38.1-86.1nW@30Hz
JSSC 2010第2期Other
A 250 MHz 14 dB-NF 73 dB-Gain 82 dB-DR Analog Baseband Chain With Digital-Assisted DC-Offset Calibration for Ultra-Wideband Horng-Y
一款用于超宽带系统的250 MHz模拟基带链，具有高增益、低噪声和宽动态范围。
1.2 V, 250 MHz, 73 dB增益, 82 dB动态范围, 14 dB噪声系数
JSSC 2010第2期Data Converters
A 40 Gss Time Interleaved ADC Using SiGe BiCMOS Technology Michael Chu Member I
采用SiGe BiCMOS技术实现40 Gs/s时间交织ADC，具备开环可扩展架构。
40 Gs/s, 4-bit精度, IBM 8HP SiGe技术, fT 210 GHz
JSSC 2010第2期RF & Wireless
A 748 mW Soft-Output Detector IC for 8 8 Spatial-Multiplexing MIMO Communication
一款支持8x8 MIMO通信的748mW软输出检测器IC，具有高解码效率和低功耗特性。
4x4 64-QAM和8x8 64-QAM配置下，分别达到431.8 Mbps和428.8 Mbps的吞吐量，功耗分别为58.2 mW和74.8 mW
JSSC 2010第2期RF & Wireless
A Low-Power Low-Cost Fully-Integrated 60-GHz Transceiver System With OOK Modulation and On-Board
一款低功耗、低成本的集成60GHz收发器系统，采用OOK调制技术。
183mW（发射器）, 103mW（接收器）, 0.43mm²（发射器）, 0.68mm²（接收器）
JSSC 2010第2期RF & WirelessEqualizer
A Merged CMOS Digital Near-End Crosstalk Canceller and Analog Equalizer for Multi-Lane Serial-Link Receivers
0.13微米CMOS工艺实现数字近端串扰消除与模拟均衡器合并设计，支持5Gb/s数据传输。
5 Gb/s, BER 10^-12, 49.7 ps抖动, 177 mW功耗
JSSC 2010第2期mm-WaveLNANeural Network Accelerator
A Millimeter-Wave 2332 GHz Wideband BiCMOS Low-Noise Amplifier
一款采用BiCMOS技术的23-32 GHz宽带低噪声放大器，具有低功耗和宽带宽特性。
0.18μm BiCMOS, 1.5V, 13mW, 12dB增益, 9GHz带宽, 4.5–6.3dB噪声系数
JSSC 2010第2期Clocking & PLLsPLL
A PVT Tolerant 10 to 500 MHz All-Digital Phase-Locked Loop With Coupled TDC and DCO Wei Liu, Wei (Ruth) Li, Peng Ren, Chinglong Lin, Shengdong Zhang, and Y angyuan Wang
提出一种全数字锁相环(ADPLL)，采用时间间隔信号处理，具有PVT稳定性。
0.13μm CMOS, 0.6-1.6V, 10-500MHz
JSSC 2010第2期Data ConvertersDAC
An 11-Bit 8.6 GHz Direct Digital Synthesizer MMIC With 10-Bit Segmented Sine-Weighted DAC
本文介绍了一种低功耗、超高速、高分辨率的11位相位和10位振幅SiGe DDS MMIC。
8.6 GHz最大时钟频率，4.8 W功耗，3.3 V电源
JSSC 2010第2期Data ConvertersCharge Pump
An 111 mW 42 MSs 10 b ADC With Two-Step Settling in 018 22m CMOS
一种采用两步稳定技术的10位流水线ADC，结合电荷泵和放大器反馈，提高转换效率。
0.18μm CMOS, 11.1mW, 42MS/s, 55.6dB SNDR, 67.5dB SFDR
JSSC 2010第2期Power ManagementLDO
An Output-Capacitorless Low-Dropout Regulator With Direct V oltage-Spike Detection Pui Ying Or and Ka
提出一种无输出电容的低压差稳压器，采用直接电压尖峰检测电路提升瞬态响应。
0.35μm CMOS, 1V供电, 0.8V输出, 200mV压差, 66.7mA最大输出电流
JSSC 2010第2期Analog Circuits
Attenuation-Predistortion Linearization of CMOS OTAs With Digital Correction of Process Variations in OTA-C Filter Applications Mohamed Mobarak, Student Member , IEEE , Marvin Onabajo , Student Member , IEEE
提出一种基于衰减预失真线性化技术的CMOS OTA设计，通过数字校正实现高频线性度提升
350MHz带宽下IM3<-74dB, 70dB SNR@1MHz, 5.2mW功耗
JSSC 2010第2期RF & Wireless
Comments and Corrections Correction on “A 5-Gb/s/pin Transceiver for DDR Memory Interface With a Crosstalk Suppression Scheme” Kwang-Il Oh, Lee-Sup Kim, Kwang-Il Park, Y oung-Hyun Jun, Joo Sun Choi, and Kinam Kim In the above paper [1], we had failed to acknowledge the idea and work of the author of [2] when the work done in [1] is a direct reflec- tion of the work done in [2]. We give a sincere apology for crediting the ideas on the paper as our own. [1] presents a 5 Gb/s/pin transceiver with a crosstalk suppression scheme. The scheme provides crosstalk com-
论文作者对未引用前人工作表示道歉，并承认其5Gb/s/pin收发器的串扰抑制方案灵感来源于前人研究。
5Gb/s/pin
JSSC 2010第2期Other
Correction to “Baseband and Audio Mixed-Signal Front-End IC for GSM/EDGE Applications” Barbara Baggini, Philipp Basedau, Rolf Becker, Peter Bode, Farzad Esfahani, Willem Groeneweg, Markus Helfenstein, Alexander Lampe, Roland Ryter, and Ralph Stephan In the above paper [1], equations (6) and (7) appeared incorrectly. Equations (6) and (7) should read as shown below. The same correc- tions apply to [2]. All plots and measurement results were obtained using correct formulas. Manuscript received October 12, 2009. Current version published February
对GSM/EDGE应用的基带和音频混合信号前端IC论文中公式(6)和(7)的更正。
无
JSSC 2010第2期Other
Digital Object Identifier 101109JSSC20102042261
无摘要
JSSC 2010第2期Other
Digital Object Identifier 101109JSSC20102042262
无摘要信息，无法提供概要
无
JSSC 2010第2期Other
Dynamic Quadrant Swapping Scheme Implemented in a Post Conversion Block for I Q
提出动态象限交换方案，降低DQPSK接收机I/Q路径失配引起的串扰。
0.09μm CMOS, 160.16MHz IF, 36kbps数据率
JSSC 2010第2期Other
Exploring Asynchronous Design Techniques for Process-Tolerant and Energy-Efficient
探索异步设计技术在亚阈值操作中的能效优化
亚阈值操作下的最小能耗优化
JSSC 2010第2期Other
FEBRUARY 2010 VOLUME 45 NUMBER 2 IJSCBC ISSN 0018-9200 New Associate Editor B
2010年2月IEEE JSSC期刊收录多篇低功耗、高频集成电路设计论文。
60 GHz, 90 nm CMOS, 23-32 GHz
JSSC 2010第2期Other
LMS-Based Noise Leakage Calibration of Cascaded Continuous-Time /1/6Modulators Y un-Shiang Shu, Student Member , IEEE
提出基于LMS算法的连续时间级联ΔΣ调制器噪声泄漏校准方法。
0.18μm CMOS, 1.8V, 230mW, 68dB动态范围, 18MHz带宽
JSSC 2010第2期Power Management
New Associate Editor I am happy to announce the appointment of Dr. Lucien Breems as Associate Editor for the Journal. Dr. Breems brings a wide expertise on sigma delta data converters to the editorial board of the Journal. I look forward to working with him. Digital Object Identifier 10.1109/JSSC.2009.2038414 Prof. David Nairn and Prof. Shen-Iuan Liu retire as associate editors. I want to thank each of them for their outstanding ser- vice for the Journal.
IEEE JSSC期刊宣布Lucien Breems博士加入编辑委员会，他在sigma delta数据转换器领域有广泛专长。
无
JSSC 2010第2期Other
Power Efficient Gigabit Communication Over Capacitively Driven RC-Limited On-Chip Interconnects
通过电容驱动和电阻负载实现高效能千兆位片上通信。
2 Gb/s over 10 mm, 0.28 pJ/bit, 28 fJ/bit/mm
JSSC 2010第2期RF & WirelessTransceiverProcessor/CPU
Software Assisted Digital RF Processor DRP for Single-Chip GSM Radio in 90 nm CM
提出一种90纳米CMOS工艺下的软件辅助数字射频处理器(DRP)，用于单芯片GSM无线电。
90 nm CMOS
JSSC 2010第2期Other
Switch-Matrix-Based High-Density Microelectrode Array in CMOS Technology Urs Frey, Jan Sedivy
基于CMOS技术的高密度微电极阵列，用于神经元双向通信。
11,011个金属电极，126个通道，电极直径7μm，电极间距18μm
JSSC 2010第2期Other
Turbo Decoder Using Contention-Free Interleaver and Parallel Architecture Cheng-
本文提出了一种使用无冲突交织器和并行架构的Turbo解码器，提高了解码效率和速度。
160 Mb/s, 0.22 nJ/b/iter; 1000 Mb/s, 0.15 nJ/b/iter
JSSC 2010第3期RF & Wireless
510 Gbs 70 mW Burst Mode AC Coupled Receiver in 90-nm CMOS Masum Hossain and Ant
90纳米CMOS工艺下实现510Gbps、70mW的突发模式AC耦合接收器
90nm CMOS, 510Gbps, 70mW, 1.5ns锁定时间
JSSC 2010第3期Data Converters
A 0.02-mm/509-Bit 50-MS/s Cyclic ADC in 90-nm Digital CMOS Technology Y en-Chuan Huang and Tai-Cheng Lee
采用部分正反馈拓扑的循环ADC，在90nm CMOS工艺下实现50MS/s和50.5dB SNDR。
90nm CMOS, 1.0V, 50MS/s, 50.5dB SNDR, 6.9mW
JSSC 2010第3期RF & Wireless
A 06-V Zero-IFLow-IF Receiver With Integrated Fractional-N Synthesizer for 24-GH
设计了一种0.55-0.65V超低压双模接收器，适用于2.4GHz ISM频段，兼容蓝牙和ZigBee标准。
90nm CMOS, 0.6V, 67dB增益, 16dB噪声系数, 10.5dBm IIP3, 127dBc/Hz相位噪声, 32.5mW功耗, 1.7mm²面积
JSSC 2010第3期Digital Circuits
A 116 fps/74 mW Heterogeneous 3D-Media Processor for 3-D Display Applications Seok-Hoon Kim, Student Member , IEEE , Hong-Y un Kim , Student Member , IEEE , Y oung-Jun Kim, Student Member , IEEE, Kyusik Chung , Student Member , IEEE
提出一种异构3D媒体处理器，支持所有3D显示应用，功耗最低15mW，性能提升显著。
116 fps, 74 mW, 201 mW
JSSC 2010第3期Data ConvertersNeural Network AcceleratorOp-Amp
A 12 bit 50 MS/s CMOS Nyquist A/D Converter With a Fully Differential Class-AB Switched Op-Amp Y oung-Ju Kim, Hee-Cheol Choi, Gil-Cho Ahn, and Seung-Hoon Lee
12位50MS/s CMOS Nyquist ADC，采用全差分Class-AB开关运放，实现低功耗。
12位, 50MS/s, 1.8V, 18.4mW
JSSC 2010第3期mm-WaveNeural Network Accelerator
A 5865 GHz Neutralized CMOS Power Amplifier With PAE Above 10 at 1-V Supply
一款在1V电源下效率超过10%的60GHz CMOS功率放大器
16dB增益, 11.5dBm输出功率, 15.2%峰值PAE
JSSC 2010第3期Clocking & PLLsClock Generation
A 7.1 mW, 10 GHz All Digital Frequency Synthesizer With Dynamically Reconfigured Digital Loop Filter in 90 nm CMOS Technology Song-Y u Y ang, Wei-Zen Chen, and Tai-Y ou Lu
一款10 GHz全数字频率合成器，采用动态重构数字环路滤波器，实现快速锁定与低噪声。
90nm CMOS, 1V/3.3V, 9.92GHz, 0.9ps rms jitter, 7.1mW core power
JSSC 2010第3期OtherLNA
A Compact Wideband CMOS Low Noise Amplifier With Gain Flatness Enhancement Y ueh-
本文提出了一种紧凑型0.18微米CMOS宽带增益平坦低噪声放大器。
16.4 dB增益, 2.1 dB噪声系数, 50-900 MHz带宽, 1.8 V电压, 14.4 mW功耗
JSSC 2010第3期RF & WirelessVCO
A Current Reuse Quadrature GPS Receiver in 013 22m CMOS
一款采用0.13μm CMOS工艺的低功耗GPS接收机，具有电流复用技术和连续时间ΣΔ ADC设计。
6.4 mW功耗，42.5 dB转换增益，6.5 dB噪声系数，30 dBm IIP3，110 dBc/Hz @1MHz相位噪声
JSSC 2010第3期Clocking & PLLs
A Low-Power Continuously-Calibrated Clock Recovery Circuit for UHF RFID EPC Class-1 Generation-2 Transponders Chi-Fat Chan
提出一种低功耗、可靠且可重构的UHF RFID标签时钟恢复电路。
0.18μm CMOS, 0.75V-1.3V, 2.56MHz, <2μW
JSSC 2010第3期OtherSAR ADC
A Time-Domain SAR Smart Temperature Sensor With Curvature Compensation and a 3 σ Inaccuracy
本文提出了一种基于逐次逼近算法的时间域温度传感器，采用曲率补偿技术实现高精度测温。
0.4°C/430.6°C精度(3σ), 0.1°C分辨率, 11.1μA@2 samples/s
JSSC 2010第3期Other
All-Digital Circuits for Measurement of Spatial V ariation in
本文研究数字电路中空间变化的全数字测量方法，提出了一种90纳米CMOS工艺下的测试芯片设计。
90nm CMOS
JSSC 2010第3期Wireline I/OEqualizerESD
An 80 mW 40 Gb/s 7-Tap T/2-Spaced Feed-Forward Equalizer in 65 nm CMOS
65nm CMOS工艺下实现的7抽头40Gb/s前馈均衡器，功耗80mW。
65nm CMOS, 1V, 40Gb/s, 80mW
JSSC 2010第3期Digital Circuits
An Ultra-Low-Energy Multi-Standard JPEG Co-Processor in 65 nm CMOS With Sub/Near Threshold Supply V oltage
65nm CMOS工艺下实现超低能耗的多标准JPEG协处理器设计
0.4V供电电压下每周期0.75pJ能耗，2.5MHz频率
JSSC 2010第3期Other
Digital Object Identifier 101109JSSC20102043904
无摘要提供，无法生成概要
无
JSSC 2010第3期Power ManagementLDO
High PSR Low Drop-Out Regulator With Feed-Forward Ripple Cancellation Technique Mohamed El-Nozahi, Student Member , IEEE , Ahmed Amer , Student Member , IEEE
提出一种采用前馈纹波消除技术的高PSR低压差稳压器。
0.13μm CMOS, PSR >56dB up to 10MHz, 25mA load current
JSSC 2010第3期Other
MARCH 2010 VOLUME 45 NUMBER 3 IJSCBC ISSN 0018-9200 A Compact Wideband CMOS Low
该期刊包含多篇关于CMOS技术的论文，涵盖低功耗、宽频带、高PSR等研究方向。
多种性能指标，如0.13μm CMOS, 90nm CMOS, 1-V供电等
JSSC 2010第3期Other
Patents Abstracts The Patent Abstracts and References cited are intended to provide the minimum information necessary for determining interest. The full text and images can be obtained from the U.S. Patent Office at http:// www.uspto.gov. 7,570,114 Aug. 4, 2009 Common Mode Rejection Calibration Method for Difference Amplifiers Inventors: Tomas Tansley (Fenit, IE) and Gavin Cosgrave (Ennis- corthy, IE)
差分放大器共模抑制校准方法及自动增益控制电路专利分析
未明确提及
JSSC 2010第4期Other
187 MHz Subthreshold-Supply Charge-Recovery FIR Wei-Hsiang Ma Student Member IE
本文介绍了一种基于电荷恢复逻辑的FIR滤波器芯片，能在亚阈值电压下实现MHz级时钟频率。
0.13μm CMOS, 0.16V–0.36V, 5MHz–187MHz
JSSC 2010第4期MemorySRAM
3-D System Integration of Processor and Multi-Stacked SRAMs Using Inductive-Coup
采用电感耦合技术实现处理器与多层SRAM的三维系统集成。
1 pJ/b, 0.15 mm²/50 Gbps
JSSC 2010第4期Data ConvertersDelta-Sigma ADCOp-Amp
APRIL 2010 VOLUME 45 NUMBER 4 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE 2009 SY
2010年IEEE JSSC特刊聚焦高性能模数转换器与能量收集技术
如：6b 2.7GS/s, 79dB 80MHz, 10b 50MS/s, 20mV输入
JSSC 2010第4期RF & Wireless
A 0.2 mm /50, 27 Mbps 3 mW ADC/FFT-Less FDM BAN Receiver With Energy Exploitation Capability Haruya Ishizaki, Associate Member , IEEE
开发了一种27Mbps、3mW的无ADC/FFT频分复用接收器，支持能量回收。
27Mbps, 3mW, -53dBm灵敏度
JSSC 2010第4期Image SensorsCMOS Image Sensor
A 0.5 V Sub-Microwatt CMOS Image Sensor With Pulse-Width Modulation Read-Out Scott Hanson, ZhiY oong Foo
研究了一种0.5V超低功耗CMOS图像传感器，采用脉宽调制读出技术，适用于视网膜假体等应用。
0.5V, 140nJ/帧, 700nW, 23.4dB SNR
JSSC 2010第4期RF & WirelessVCOHigh-Speed Link
A 0.6 mW/Gb/s, 6.4–7.2 Gb/s Serial Link Receiver Using Local Injection-Locked Ring Oscillators in 90 nm CMOS Kangmin Hu, Student Member , IEEE, Tao Jiang , Student Member , IEEE , Jingguang Wang, Frank O’Mahony, Member , IEEE, and Patrick
本文提出了一种基于注入锁定环形振荡器的四通道6.4-7.2 Gb/s串行链路接收器，具有高能效和宽调谐范围。
6.4-7.2 Gb/s数据速率，BER<10^-12，0.6 mW/Gb/s能效
JSSC 2010第4期Data ConvertersSAR ADCNeural Network Accelerator
A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure Chun-Cheng Liu, Student Member , IEEE
提出一种低功耗10位50MS/s SAR ADC，采用单调电容切换程序。
1.2V, 50 MS/s, SNDR 57.0 dB, 0.826 mW, FOM 29 fJ/conversion-step
JSSC 2010第4期Power ManagementTDCNeural Network Accelerator
A 12-Bit V ernier Ring Time-to-Digital Converter in 0.13 /22m CMOS Technology
提出了一种12位Vernier环形时间数字转换器，用于数字锁相环，具有8ps时间分辨率和低功耗。
0.13μm CMOS, 1.5V, 15MSPS, 7.5mW
JSSC 2010第4期Power ManagementBoost ConverterEnergy Harvesting
A 20 mV Input Boost Converter With Efficient Digital Control for Thermoelectric E
一种20mV输入升压转换器，采用高效数字控制技术，适用于热电能量收集。
0.13μm CMOS, 20mV-250mV输入, 1V输出, 46%-75%效率
JSSC 2010第4期RF & WirelessEqualizer
A 21-Gb/s 87-mW Transceiver With FFE/DFE/Analog Equalizer in 65-nm CMOS Technology
一款21Gb/s、87mW的收发器，采用65nm CMOS工艺，结合模拟和反馈均衡器。
21Gb/s, 87mW, 1.2V, 40cm FR4通道
JSSC 2010第4期MemoryDRAM
A 31 ns Random Cycle VCA T-Based 4F 50DRAM With Manufacturability and Enhanced C
基于堆栈电容和环绕栅垂直通道晶体管的4F²/50DRAM实现高性能与可制造性
80nm设计规则，随机周期时间31ns，读取延迟8ns
JSSC 2010第4期Memory
A 32-Mb SPRAM With 2T1R Memory Cell, Localized Bi-Directional Write Driver and ‘1’/‘0’ Dual-Array Equalized
一款32Mb自旋转移矩RAM芯片，采用2T1R存储单元和局部双向写入驱动器，实现高速读写。
32ns访问时间，40ns写入时间，1.8V供电
JSSC 2010第4期Wireline I/O
A 4.3 GB/s Mobile Memory Interface With Power-Efficient
本文提出了一种4.3 GB/s的移动内存接口，通过快速低功耗状态转换实现高效带宽调节。
40nm低功耗CMOS技术, 3.3 mW/Gb/s能效, 4.3 GB/s带宽
JSSC 2010第4期Other
A 4 kb Metal-Fuse OTP-ROM Macro Featuring a 2 V Programmable 137 22m501T1R Bit C
介绍了一种32纳米高k金属栅CMOS中的4kb高密度PROM阵列，采用金属熔丝技术。
4 kb, 0.5 V, 2 V编程脉冲
JSSC 2010第4期RF & WirelessPLLRadar
A 77 GHz 90 nm CMOS Transceiver for FMCW
90纳米CMOS工艺实现的77GHz FMCW雷达收发器，具有高线性调频信号生成技术。
77GHz, 93kHz频率误差, 1%测距误差, 520mW功耗
JSSC 2010第4期Data ConvertersFlash ADC
A Background Self-Calibrated 6b 2.7 GS/s ADC With Cascade-Calibrated Folding-Interpolating Architecture Y uji Nakajima, Akemi Sakaguchi, Toshio Ohkido, Norihito Kato, Tetsuya Matsumoto, and Michio Y otsuyanagi, Member , IEEE
一款采用背景自校准技术的6位2.7 GS/s ADC，通过级联校准折叠插值架构降低功耗50%
90nm CMOS, 1.0V, 2.7GS/s, 50mW, FOM 0.47pJ/conversion-step
JSSC 2010第4期Data ConvertersDelta-Sigma ADCOp-Amp
A Fifth-Order Continuous-Time Delta-Sigma Modulator With Single-Opamp Resonator Kazuo Matsukawa, Yosuke Mitani, Masao Takayama
提出一种新型单运放谐振器结构的第五阶连续时间ΔΣ调制器，显著降低功耗。
1.1V, 110nm CMOS, 300MHz, SNR 68.2dB, SNDR 62.5dB, FOM 0.24pJ/conv
JSSC 2010第4期Clocking & PLLsPLL
A Fractional-N PLL for Multiband 086 GHz Communications Using Binary-Weighted DA
设计了一种紧凑、低功耗且容忍全局失配的0.8-6 GHz分数N锁相环，用于多频带通信。
0.8-6 GHz频率范围，量化噪声降低25dB，带内杂散降低20dB（仿真）/8dB（实测）
JSSC 2010第4期Digital CircuitsBiosignal
A Micro-Power EEG Acquisition SoC With Integrated Feature Extraction Processor for a Chronic Seizure
一款低功耗SoC，集成EEG采集和特征提取，用于癫痫患者持续监测。
1 V, 9 µJ per feature vector, 0.5 Hz feature vector rate
JSSC 2010第4期Clocking & PLLsPLLClock Generation
A Phase-Selecting Digital Phase-Locked Loop With Bandwidth Tracking in 65-nm CMO
本文提出了一种用于GHz时钟生成的数字锁相环（DPLL），采用带宽跟踪技术实现稳定操作。
输出频率高达1.8 GHz，参考频率范围28 MHz至225 MHz
JSSC 2010第4期OtherVCO
An All-In-One Silicon Odometer for Separately Monitoring HCI BTI and TDDB John K
提出一种全集成硅里程计，用于高频率分辨率下分别监测HCI、BTI和TDDB老化效应。
65nm CMOS, 亚皮秒级频率分辨率
JSSC 2010第4期Other
An Efficient 10GBASE-T Ethernet LDPC Decoder Design
设计了一种适用于10GBASE-T以太网的高效LDPC解码器，降低错误率并优化架构。
65nm CMOS, 47.7 Gb/s解码吞吐量, 144 mW功耗
JSSC 2010第4期Data ConvertersPipeline ADCDelta-Sigma ADC
Design of a 79 dB 80 MHz 8X-OSR Hybrid Delta-Sigma/Pipelined ADC Omid Rajaee, Student Member , IEEE, Tawfiq Musah, Nima Maghari , Student Member , IEEE
设计了一种混合型ΔΣ/流水线ADC，结合噪声整形与分布式量化，降低功耗并提高分辨率。
0.18μm CMOS, 80MHz时钟, 8倍过采样率(5MHz带宽), 79dB动态范围, 75.4dB SNDR
JSSC 2010第4期Other
Digital Object Identifier 101109JSSC20102045991
无摘要提供，无法生成概要。
无
JSSC 2010第4期Other
Digital Object Identifier 101109JSSC20102046060
无摘要信息
无关键性能指标
JSSC 2010第4期Other
Digital Object Identifier 101109JSSC20102046061
无摘要信息
无关键性能指标
JSSC 2010第4期Other
Introduction to the Special Issue on the 2009 Symposium on VLSI Circuits T HIS s
2009年VLSI电路研讨会精选论文介绍
无
JSSC 2010第4期Power ManagementCharge Pump
Multi-Phase 1 GHz V oltage Doubler Charge Pump in 32 nm Logic Process Dinesh Somasekhar, Balaji Srinivasan, Gunjan Pandya, Fatih Hamzaoglu, Muhammad Khellah
32nm工艺下多相1GHz电压倍增电荷泵，满足逻辑块低电流Vmin需求。
32nm CMOS, 1V to 2V, 5mA
JSSC 2010第5期Other
24-Bit 50 GHz Direct Digital Synthesizer RFIC With Direct Digital Modulations in
首款超GHz输出频率带直接数字调制功能的24位5.0GHz直接数字合成器RFIC
0.13μm SiGe BiCMOS, 3.3V, 5.0GHz, 45dBc SFDR@50MHz带宽
JSSC 2010第5期Data ConvertersDAC
A 10-bit Charge-Redistribution ADC Consuming 1.9 /22W at 1 MS/s Michiel
本文介绍了一种65nm CMOS工艺下的10位逐次逼近ADC，采用电荷重分配DAC和动态两级比较器，实现低功耗。
65nm CMOS, 1.0V-1.3V, 1MS/s
JSSC 2010第5期Clocking & PLLs
A 127 GHz All-Digital Spread Spectrum Clock GeneratorSynthesizer in 65 nm CMOS D
65nm CMOS工艺下实现的全数字扩频时钟发生器，最高频率1.27GHz，电磁干扰峰值降低20.5dB。
65nm CMOS, 1.27GHz, 44mW@1.27GHz, 20.5dB EMI降低(750MHz, 6%调制深度)
JSSC 2010第5期RF & WirelessLNA
A 300800 MHz Tunable Filter and Linearized LNA Applied in a Low-Noise Harmonic-R
一款应用于低噪声谐波抑制的300-800 MHz可调谐滤波器与线性化LNA设计
65nm CMOS, 增益22-28dB, 噪声系数0.8-4.3dB, IIP2 >43dBm, IIP3 >9dBm, 谐波抑制>60dB
JSSC 2010第5期Clocking & PLLsSAR ADCDLL
A Duty-Cycle-Distortion-Tolerant Half-Delay-Line Low-Power Fast-Lock-in All-Digital Delay-Locked Loop
提出一种新型ADDLL设计，用于SoC时钟同步，具有快速锁定、高占空比失真容忍和低功耗特性。
55nm CMOS, 1.0V, 850MHz, 1.19W/MHz, 2ps p-p抖动, 6锁定周期
JSSC 2010第5期Data ConvertersPipeline ADCCharge Pump
A Low-Power Capacitive Charge Pump Based Pipelined ADC
提出一种基于电容电荷泵的低功耗流水线ADC，无需高功耗运放即可实现高线性度。
1.8V, 0.18μm CMOS, 50MS/s, 58.2dB SNDR (9.4 ENOB), 66dB SFDR, 3.9mW (模拟)/6mW (数字)
JSSC 2010第5期Clocking & PLLs
A Low THD, Low Power, High Output-Swing Time-Mode-Based Tunable Oscillator Via Digital Harmonic-Cancellation Technique
提出一种低THD、低功耗、高输出摆幅的时间模式可调谐振荡器设计方法。
0.13μm CMOS, 1.2V, 10MHz, 72dB THD, 228mV差分输出摆幅, 3.37mA电流消耗
JSSC 2010第5期RF & Wireless
An Active Feedback Interference Cancellation Technique for Blocker Filtering in RF Receiver Front-Ends Tobias D. Werth, Student Member , IEEE, Christoph Schmits , Student Member , IEEE
提出一种基于反馈平移环的干扰消除电路，用于无线接收机中的阻塞信号抑制。
65-nm CMOS, 15 dBm blocker at 20 MHz offset, 3 dB gain degradation
JSSC 2010第5期Data ConvertersDACNeural Network Accelerator
An Amorphous-Silicon Operational Amplifier and Its Application to a 4-Bit Digital-to-Analog Converter Yi-Chuan Tarn, Po-Chih Ku, Hsieh-Hung Hsieh, and Liang-Hung Lu
本文提出了一种适用于非晶硅薄膜晶体管技术的运算放大器电路拓扑，并应用于4位数字模拟转换器。
25V电源电压, 3.68mW功耗, DNL 0.216 LSB, INL 0.667 LSB, 最大转换率0.9 kS/s
JSSC 2010第5期Other
Capacitive-Sensing Circuit Technique for Image Quality Improvement on Fingerprint Sensor LSIs
提出一种电容传感电路技术，改善指纹传感器在干燥手指条件下的图像质量。
0.5μm CMOS工艺
JSSC 2010第5期Other
Digital Object Identifier 101109JSSC20102048779
无摘要提供，无法生成概要
无数据
JSSC 2010第5期RF & Wireless
Effect of Substrate Contact Shape and Placement on RF Characteristics of 45 nm L
研究45nm CMOS器件衬底接触形状和布局对射频特性的影响。
45nm CMOS, 20GHz
JSSC 2010第5期RF & Wireless
Introduction to the Special Issue on the 2009 IEEE Radio Frequency Integrated Circuits (RFIC) Symposium
2009年IEEE射频集成电路研讨会精选论文，展示高性能RFIC设计趋势。
5 GHz, 24 bit DDS, EVM -25 dB
JSSC 2010第5期Data ConvertersSAR ADC
JUNE 2010 VOLUME 45 NUMBER 6 IJSCBC ISSN 0018-9200 REGULAR PAPERS A 5-Gbs ADC-Ba
该期刊包含多篇关于高速、高精度ADC和低功耗电路设计的论文。
5-Gbs, 10-bit 100-MS/s, 68 dB SNDR
JSSC 2010第5期Other
Linearized Dual-Band Power Amplifiers With Integrated Baluns in 65 nm CMOS for a 2
65nm CMOS工艺集成巴伦的双频段线性化功率放大器，适用于802.11n MIMO WLAN应用。
28.3 dBm (2.4 GHz), 26.7 dBm (5 GHz), 35.3% (2.4 GHz), 25.3% (5 GHz) 效率
JSSC 2010第5期Other
MA Y 2010 VOLUME 45 NUMBER 5 IJSCBC ISSN 0018-9200 SPECIAL SECTION ON THE 2009 I
该论文集合涵盖了多种射频集成电路设计，包括直接数字合成器、线性化功率放大器和低噪声接收器等。
24位分辨率, 5.0 GHz频率, 0.13μm SiGe BiCMOS工艺, 65 nm CMOS工艺
JSSC 2010第5期Other
Multi-Level Amplitude Modulation of a 16.8-GHz Class-E Power Amplifier With Negative Resistance Enhanced Power Gain for 400-Mbps Data Transmission Hsin-Ta Wu, Ruonan Han, Wuttichai Lerdsitsomboon, Changhua Cao, and Kenneth K. O
展示了一种130nm CMOS工艺下的16.8GHz E类功率放大器，采用多级调制和负电阻增强技术。
30dB功率增益，16%功率附加效率（PAE），6.8dBm输出功率
JSSC 2010第5期Other
The Experimental Demonstration of a SASP-Based Full
提出基于SASP的全软件无线电接收机，采用65nm CMOS工艺实现0-5GHz信号处理。
65nm CMOS, 1.2GHz工作频率, 389mW功耗
JSSC 2010第6期Data ConvertersSAR ADC
A 10-bit 100-MSs Reference-Free SAR ADC in 90 nm CMOS Y an Zhu Student Member I
一款采用无参考技术的10位100MS/s SAR ADC，实现高速低功耗。
1.2V, 100MS/s, 56.6dB SNDR, 77fJ/conv-step FOM
JSSC 2010第6期Data ConvertersCDR
A 5-Gb/s ADC-Based Feed-Forward CDR in 65 nm CMOS Oleksiy Tyshchenko
一篇关于在65纳米CMOS工艺中实现5Gbs ADC-Based Feed-Forward CDR的论文
5 Gb/s, 178.4 mW, 0.51 mm²
JSSC 2010第6期Data ConvertersHigh-Speed Link
A 500 mW ADC-Based CMOS AFE With Digital Calibration for 10 Gb/s Serial Links Over KR-Backplane and Multimode Fiber Jun Cao, Bo Zhang, Ullas Singh, Delong Cui, Anand V asani
设计用于10Gbps串行链路的ADC前端，带数字校准功能
65nm CMOS, 1V, 500mW, 10Gbps
JSSC 2010第6期MemorySRAM
A Differential Data-Aware Power-Supplied D50AP 8T SRAM Cell With Expanded WriteR
提出一种差分数据感知供电的D50AP 8T SRAM单元，解决传统8T和6T单元在写入和半选访问中的稳定性问题。
VDDmin比传统8T宏低240mV–200mV
JSSC 2010第6期Clocking & PLLsPLLNeural Network Accelerator
A Dynamic Phase Error Compensation Technique for Fast-Locking Phase-Locked Loops Wei-Hao Chiu, Student Member , IEEE, Yu-Hsiang Huang
提出一种动态相位误差补偿技术，用于快速锁相的PLL设计。
5GHz, 11mA@1.8V, 114.3dBc/Hz@1MHz, <-70dBc@10MHz
JSSC 2010第6期Data ConvertersDelta-Sigma ADCNeural Network Accelerator
A High-Resolution Low-Power Incremental /6/1 ADC With Extended Range for
一种用于生物传感器的高分辨率低功耗增量ADC，结合扩展计数技术提升性能。
0.18μm CMOS, 1.8V, 1MS/s, 90.1dB动态范围, 86.3dB SNDR, 38.1mW功耗
JSSC 2010第6期OtherTransceiver
A Low-V oltage Energy-Sampling IR-UWB Digital Baseband Employing Quadratic Correlation Patrick P . Mercier, Student Member , IEEE
一种采用二次校正技术的低电压能量采样IR-UWB数字基带设计
90nm CMOS, 0.55V, 32MHz, 1.6mW, 12pJ/bit
JSSC 2010第6期Other
A Single-Bit 500 kHz-10 MHz Multimode Power-Performance Scalable 83-to-67 dB DR
一款灵活可调的低功耗连续时间ΔΣ调制器，支持多模式高动态范围转换。
83-to-67 dB DR, 500 kHz-10 MHz带宽, 5.0-6.8 mW功耗
JSSC 2010第6期Data ConvertersDelta-Sigma ADC
A Sixth-Order 200 MHz IF Bandpass Sigma-Delta Modulator With Over 68 dB SNDR in 10 MHz Bandwidth
一款六阶200 MHz中频带通Σ-Δ调制器，10 MHz带宽下峰值SNDR达68.4 dB。
200MHz中心频率, 10MHz带宽, 68.4dB SNDR, 160mW功耗
JSSC 2010第6期Other
A Sub-/22W Embedded CMOS Temperature Sensor for RFID Food Monitoring Application Man Kay Law , Student Member , IEEE
一种基于亚阈值MOS串联的嵌入式CMOS温度传感器，用于RFID食品监测，功耗极低。
0.18μm CMOS, 0.5V/1V, 119nW, 333 samples/s, ±0.8°C精度
JSSC 2010第6期RF & Wireless
An Energy-Efficient Equalized Transceiver for RC-Dominant Channels Byungsub Kim S
一种针对RC主导通道的高能效均衡收发器设计
90nm CMOS, 4–6 Gb/s/ch, 0.37–0.63 pJ/b
JSSC 2010第6期Other
Comments and Corrections Correction to A 1 MHz Bandwidth 6 GHz 018 m CMOS Type-I
该论文更正了关于分数-N合成器的两个错误报告
1 MHz带宽, 6 GHz, 0.18μm CMOS
JSSC 2010第6期Other
Energy-Efficient Design Methodologies High-Performance VLSI Adders
提出64位加法器的高能效设计方法，性能提升20%，能耗降低4.5倍。
64-bit adders, 20% performance improvement, 4.5x energy reduction
JSSC 2010第6期Data ConvertersSAR ADC
JUNE 2010 VOLUME 45 NUMBER 6 IJSCBC ISSN 0018-9200 REGULAR PAPERS A 5-Gbs ADC-Ba
该期刊包含多篇关于高性能ADC、Sigma-Delta调制器、锁相环和CMOS振荡器的论文。
如：90nm CMOS, 10-bit, 100MS/s, 68dB SNDR
JSSC 2010第6期RF & Wireless
Multirate Cascaded Discrete-Time Low-Pass /1/6 Modulator for GSM/Bluetooth/UMTS Lynn Bos, Student Member , IEEE, Gerd V andersteen, Senior Member , IEEE
多速率级联离散时间低通16调制器实现多标准通信，功耗降低35%
1.2V 90nm CMOS, 80/320MHz采样频率, 6.8/3.7/3.4mW功耗
JSSC 2010第6期Other
Patent Abstracts The Patent Abstracts and References cited are intended to provide the minimum information necessary for determining interest. The full text and images can be obtained from the U.S. Patent Office at http:// www.uspto.gov. 7,636,641 Dec. 22, 2009 Data Compaction Techniques Inventors: Praveen Dua (Cupertino, CA), David Nakahira (San Jose, CA), James Hoffman (Sunnyvale, CA), and Fiona Cain (San Jose, CA)
该专利提出了一种高效的数据压缩技术，适用于IEEE 802.11标准的无线设备。
无
JSSC 2010第7期Image Sensors
A1 6 16 Pixel Distance Sensor With In-Pixel Circuitry That Tolerates 150 klx of Ambient Light Gerald Zach
一种基于相关性的飞行时间深度传感器，能在150 klx环境光下自主工作。
16帧/秒，0-3.2米范围，厘米级误差
JSSC 2010第7期Clocking & PLLsVCO
A 0.06 mm /5011 mW Local Oscillator for the GSM Standard in 65 nm CMOS Stefano Dal Toso, Student Member , IEEE
65nm CMOS工艺下设计的GSM标准本地振荡器，面积0.06mm²，功耗11mW。
65nm CMOS, 1.2V, 9mA, 0.06mm², 相位噪声<133dBc/Hz@3MHz偏移
JSSC 2010第7期Wireline I/O
A 118.4 GB/s Multi-Casting Network-on-Chip With Hierarchical Star-Ring Combined Topology for Real-Time Object Recognition Joo-Young Kim, Student Member , IEEE , Junyoung Park , Student Member , IEEE , Seungjin Lee, Student Member , IEEE, Minsu Kim , Student Member , IEEE, Jinwook Oh , Student Member , IEEE
提出一种用于实时物体识别处理器的118.4 GB/s多播网络芯片(MC-NoC)，采用分层星环结合拓扑结构降低延迟和能耗。
118.4 GB/s带宽, 48mW功耗, 400MHz频率, 1.2V电压
JSSC 2010第7期Image Sensors
A 134-Pixel CMOS Sensor for Combined Time-of-Flight and Optical Triangulation 3-
一款134像素CMOS传感器，结合飞行时间和光学三角测量技术，用于三维测量。
OT模式测量范围0.4 m–1.0 m，精度0.004%–0.21%；ITOF模式测量范围0.8–3 m，精度1.7%–3.8%
JSSC 2010第7期RF & WirelessPLLClock Generation
A 200 μA Duty-Cycled PLL for Wireless Sensor Nodes in 65 nm CMOS
一款适用于无线传感器节点的200μA占空比PLL设计
65nm CMOS, 1.3V, 200μA, 300MHz至1.2GHz
JSSC 2010第7期Other
A 2.5-GHz, 6.9-mW, 45-nm-LP CMOS, /1/6Modulator Based on Standard Cell Design With Time-Interleaving
提出一种基于标准单元设计的时间交织流水线高速数字调制器技术，显著降低设计复杂度并提升市场响应速度。
45nm CMOS, 1.1V/1.2V, 2.5GHz/3.3GHz, 6.9mW/11mW
JSSC 2010第7期Data ConvertersDAC
A 3-V 6-Bit C-2C Digital-to-Analog Converter Using Complementary Organic Thin-F
使用互补有机薄膜晶体管设计的3V 6位DAC，采用C-2C结构降低电容需求
3V, 6-bit, 100Hz
JSSC 2010第7期OtherNeural Network Accelerator
A 60 GHz Power Amplifier With 14.5 dBm Saturation Power and 25% Peak PAE in CMOS 65 nm SOI Alexandre Siligaris, Y
65nm CMOS工艺下实现的60 GHz功率放大器，具有高饱和功率和峰值效率。
10-16.5 dBm饱和功率，>20%峰值PAE
JSSC 2010第7期RF & Wireless
A Single-Chip CMOS UHF RFID Reader Transceiver for Chinese Mobile Applications L
一款符合中国标准的单芯片CMOS UHF RFID读写器收发机，具有高线性度和低噪声特性。
0.18μm CMOS, 1.8V, 22dBm PA输出功率, 79dBm接收灵敏度
JSSC 2010第7期RF & WirelessEqualizer
An 11.1 Gbps Analog PRML Receiver for Electronic Dispersion Compensation of Fiber Optic Communications Salam Elahmadi, Matthias Bussmann, Dalius Baranauskas, Denis Zelenin, Jomo Edwards, Kelvin Tran, Lloyd F. Linder, Christopher Gill, Harry Tan, Devin Ng, and Siraj El-Ahmadi
一款基于0.18μm SiGe BiCMOS工艺的111 Gbps模拟PRML接收器，用于光纤色散补偿。
0.18μm SiGe BiCMOS, 4.5W, 111 Gbps, 400 Km SMF
JSSC 2010第7期Other
Closed-Loop Class-D Amplifier With Nonlinear Loop Integrators
提出一种使用非线性栅极氧化物电容的闭环D类放大器，提升面积效率且不影响THD性能。
无
JSSC 2010第7期Other
Energy Supply and ULP Detection Circuits for an RFID Localization System in 130 nm CMOS
本文介绍了一种用于RFID定位系统的集成能量供应和检测电路，包括超低功耗电压检测和输入功率下降检测电路。
130nm CMOS, 0.5V, 3nW/5nW
JSSC 2010第7期Other
Introduction to the Special Issue on the 35th European Solid-State Circuits Conference (ESSCIRC 2009)
本期IEEE JSSC特刊精选了2009年第35届欧洲固态电路会议（ESSCIRC）的论文，涵盖RF、模拟和数字电路领域。
130 nm CMOS, 6.7 kbps OOK解调器
JSSC 2010第7期Other
JUL Y 2010 VOLUME 45 NUMBER 7 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE 35TH EU
IEEE JSSC 2010年7月特刊聚焦ESSCIRC 2009会议，涵盖RFID、60 GHz功放、GSM振荡器等多项前沿电路设计。
14.5 dBm饱和功率, 25%峰值PAE, 200 μA PLL, 11.1 Gbps接收器
JSSC 2010第7期Data ConvertersDelta-Sigma ADCOp-Amp
Power Reduction in Continuous-Time Delta-Sigma Modulators Using the Assisted
通过辅助运放技术降低连续时间Delta-Sigma调制器的功耗
92.5 dB动态范围, 110μW功耗, 1.8V电源
JSSC 2010第8期OtherEqualizer
A3 38 Gbs Four-Wire High Speed IO Link Based on CDMA-Like
基于类CDMA串扰消除技术的四线高速IO链路，实现38Gbps传输
38Gb/s, 10^-12 BER, 90nm CMOS
JSSC 2010第8期Data Converters
AUGUST 2010 VOLUME 45 NUMBER 8 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE IEEE 2
IEEE JSSC 2010年8月特刊聚焦定制集成电路会议论文，涵盖高效能音频驱动、PWM调制器、降压转换器等创新设计。
400 mW, 1 GS/s, 6 Bit, 6.7 mW
JSSC 2010第8期Other
A 120 dB Dynamic Range 400 mW Class-D Speaker Driver With Fourth-Order PWM Modulator Minsheng Wang, Xicheng Jiang, Jungwoo Song, and Todd L. Brooks
本文提出一种高效Class-D扬声器驱动，采用四阶PWM调制，实现120 dB动态范围和88%能效。
120 dB动态范围，88%能效，2.4 mA静态电流
JSSC 2010第8期Data ConvertersSAR ADC
A 1 GS/s 6 Bit 6.7 mW Successive Approximation ADC Using
采用异步处理的1 GS/s 6位67 mW逐次逼近ADC
65nm CMOS, 1 GS/s, 31.5 dB SNDR, 6.7 mW
JSSC 2010第8期Clocking & PLLsPLLVCO
A 24-GHz Low-Power All-Digital Phase-Locked
本文介绍了一种用于2.4GHz ISM频段的低功耗全数字锁相环。
65nm CMOS, 0.24 mm², 12 mW, 120 dBc/Hz @1MHz
JSSC 2010第8期OtherSAR ADCDelta-Sigma ADC
A 3.1 mW Continuous-Time /1/6Modulator With 5-Bit Successive Approximation Quantizer for WCDMA
本文提出了一种基于5位逐次逼近量化器的多位连续时间ΔΣ调制器，旨在降低量化器功耗和面积。
130nm CMOS, 1.2V, 62dB动态范围, 1.92MHz带宽, 31mW功耗
JSSC 2010第8期Clocking & PLLsCDRHigh-Speed Link
A 5 Gbps 0.13 /22m CMOS Pilot-Based Clock and Data Recovery Scheme for High-Speed Links Mahmoud Reza Ahmadi , Student Member , IEEE
提出一种基于导频的时钟数据恢复技术，用于高速串行链路，具有低抖动和小面积优势。
0.13μm CMOS, 1.5V, 5Gbps, 10ps峰峰值抖动, 1.6ps RMS抖动, 28MHz CDR带宽
JSSC 2010第8期Digital Circuits
A Heterogeneous Digital Signal Processor for Dynamically Reconfigurable Computing Davide Rossi, Fabio Campi, Simone Spolzino
一款异构可重构数字信号处理器SoC，集成FPGA、可配置处理器和粗粒度可重构阵列，通过ARM处理器管理复杂信号处理应用。
90nm CMOS, 峰值功耗2.5W, 120 GOPS
JSSC 2010第8期mm-Wave
A mm-Wave Power-Harvesting RFID Tag in 90 nm CMOS
90纳米CMOS工艺实现的毫米波能量收集RFID标签，无需电池和外接组件。
2 dBm输入功率下达到5 kb/s传输速率
JSSC 2010第8期RF & Wireless
An Active Transmitter Leakage Suppression Technique for CMOS SAW-Less CDMA Receivers
提出一种用于CMOS SAW-Less CDMA接收机的主动发射泄漏抑制技术
45 dB增益，69 dB三阶互调
JSSC 2010第8期Clocking & PLLsPLL
An Embedded All-Digital Circuit to Measure PLL Response
提出一种全数字电路用于测量PLL响应，支持晶圆级测试和特性分析。
45nm SOI-CMOS工艺
JSSC 2010第8期Power ManagementBuck Converter
Area- and Power-Efficient Monolithic Buck Converters With Pseudo-Type III Compensation Patrick Y . Wu, Student Member , IEEE, Sam Y . S. Tsui, and Philip K. T. Mok , Senior Member , IEEE
提出了一种新型Pseudo-Type III补偿的单片PWM降压转换器，具有快速负载瞬态响应和低功耗特性。
360mW输出功率下峰值效率97%，60mW输出功率下效率86%
JSSC 2010第8期Other
Auto Correction Feedback for Ripple Suppression in a Chopper Amplifier Y oshinori Kusuda
提出自动校正反馈技术抑制斩波放大器纹波。
0.35μm CMOS, 1.8-5.5V, 13μA, 10μV偏移, 95nV/√Hz噪声
JSSC 2010第8期RF & Wireless
Cognitive Radio Design Challenges and Techniques
本文介绍了一种新型CMOS低噪声放大器拓扑结构，适用于50 MHz至10 GHz范围，并提出了多十年载波生成技术。
噪声系数2.9至5.7 dB，功耗22 mW，相位噪声-94至-120 dBc/Hz
JSSC 2010第8期Data ConvertersDelta-Sigma ADC
Comments and Corrections Correction to An 81 mW 82 dB Delta-Sigma ADC With 19 MH
该论文修正了原论文中图11的错误，展示了噪声耦合调制器的SC电路实现。
81 mW, 82 dB, 19 MHz BW
JSSC 2010第8期Data ConvertersPipeline ADCNeural Network Accelerator
Continuous-Time Input Pipeline ADCs
提出两种连续时间输入流水线ADC架构，克服传统开关电容架构的挑战。
0.18μm CMOS
JSSC 2010第8期Other
Digital Object Identifier 101109JSSC20102060178
无摘要信息
无关键性能指标
JSSC 2010第8期Other
Digital Object Identifier 101109JSSC20102060266
无摘要提供，无法生成概要
无
JSSC 2010第8期RF & Wireless
Digitally Equalized CMOS Transmitter Front-End With Integrated Power Amplifier Dae Hyun Kwon , Student Member , IEEE, Hao Li , Student Member , IEEE, Y
采用0.13μm CMOS工艺的3.5GHz高效射频发射器，集成23dBm Class-B功放和数字均衡技术。
0.13μm CMOS, 3.5GHz, 23dBm PA, 20MHz OFDM, 55%峰值效率
JSSC 2010第8期mm-Wave
Injection-Locked CMOS Frequency Doublers for /22-Wave and mm-Wave Applications Enrico Monaco, Student Member , IEEE, Massimo Pozzoni
本文提出两种基于注入锁定技术的CMOS倍频器，分别适用于Ku波段和F波段应用。
Ku波段: 5.2mW功耗, 470mV输出电压; F波段: 6mW功耗, 330mV输出电压, 13.1%调谐范围
JSSC 2010第8期Other
Introduction to the Special Issue on the IEEE 2009
IEEE JSSC特刊收录2009年CICC会议的19篇论文，涵盖混合信号、RF、数字IC设计等领域。
10 mVrms输入参考纹波, 13μA供电电流, 7μs负载电流阶跃响应
JSSC 2010第8期Other
Message From the Incoming Editor-in-Chief I HA VE much appreciation and respect
新任主编对IEEE JSSC期刊的卓越声誉表示感谢，并承诺继续推动期刊发展
无
JSSC 2010第8期Other
Message From the Outgoing Editor-in-Chief A FTER three years I am completing my
IEEE JSSC期刊主编卸任感言，感谢团队与支持者。
无
JSSC 2010第8期mm-WaveVCO
Progress and Challenges Towards Terahertz CMOS
探讨CMOS集成电路在太赫兹频段的进展与挑战
140GHz VCO, 410GHz VCO, 125GHz doubler, 180GHz detector, 700GHz detector
JSSC 2010第8期Clocking & PLLsVCOClock Generation
Triple-Push Operation for Combined Oscillation/Divison Functionality in Millimeter-Wave Frequency Synthesizers Burak Çatlı, Student Member , IEEE, and Mona
提出N-push操作结合VCO和分频器功能，实现毫米波频率范围更宽调谐。
130nm CMOS, 1.4V, 55GHz-65GHz调谐范围, 63.2GHz-72.4GHz调谐范围
JSSC 2010第8期Power ManagementTDC
Two-Dimensions V ernier Time-to-Digital Converter
提出一种二维游标算法的时间数字转换器，减少延迟线长度并提高效率。
65nm CMOS, 4.8ps时间分辨率, 1.65mW功耗, 50Msps转换率
JSSC 2010第9期Power ManagementLDO
A6 -/22W Chip-Area-Efficient Output-Capacitorless LDO in 90-nm CMOS Technology Jianping Guo, Student Member , IEEE, and Ka
90纳米CMOS工艺中实现的高稳定性、快速瞬态响应的无输出电容LDO。
90nm CMOS, 0.75V供电, 100mA负载能力, 3.78mV/V线调整率, 0.1mV/mA负载调整率
JSSC 2010第9期Other
A 0.13 /22m SiGe BiCMOS Technology Featuring f/84/f/109/97/120of 240/330 GHz and Gate Delays Below 3 ps Holger Rücker, Bernd Heinemann, Wolfgang Winkler, R. Barth, J. Borngräber, J. Drews, Gerhard G. Fischer, Alexander Fox, Thomas Grabolla, U. Haak, Dieter Knoll, Falk Korndörfer, Andreas Mai, Steffen Marschmeyer, P. Schley, D. Schmidt, J. Schmidt, Markus Andreas Schubert, K. Schulz, Bernd Tillack, D. Wolansky
介绍了一种用于毫米波应用的0.13μm SiGe BiCMOS技术，具有高速HBT和高电压HBT集成。
0.13μm SiGe BiCMOS, 240GHz fT, 330GHz fmax, 1.7V BV
JSSC 2010第9期Data ConvertersDACClock Generation
A 13-GHz 350-mW Hybrid Direct Digital Frequency Synthesizer in 90-nm CMOS Hong C
本文提出了一种基于混合设计的低功耗直接数字频率合成器，最大工作频率为1.3 GHz。
90-nm CMOS, 1.2-V digital supply, 2.5-V analog supply, 1.3 GHz, 350 mW
JSSC 2010第9期Data ConvertersDelta-Sigma ADC
A 25 MHz Bandwidth 5th-Order Continuous-Time Low-Pass Sigma-Delta Modulator With 67.7 dB SNDR Using Time-Domain Quantization and Feedback Cho-Ying Lu, Student Member , IEEE
一款采用七相400MHz时钟方案的5阶连续时间低通Σ-Δ调制器，具有25MHz带宽和67.7dB峰值SNDR。
25MHz带宽, 67.7dB SNDR, 48mW功耗, 1.8V电源, 2.6mm²面积
JSSC 2010第9期RF & Wireless
A 60-GHz OOK Receiver With an On-Chip Antenna in 90 nm CMOS Kai Kang Member IEE
一款采用90纳米CMOS工艺的低功耗60GHz OOK接收器，集成了片上天线，实现了高灵敏度和低功耗。
灵敏度-47dBm，功耗51mW，传输速率1.2Gbps，传输距离5cm
JSSC 2010第9期RF & WirelessLNAPhased Array
A 60 GHz Phase Shifter Integrated With LNA and PA in 65 nm CMOS for Phased Array Systems Yikun Yu, Peter G. M. Baltus , Member , IEEE, Anton de Graauw, Edwin van der Heijden, Cicero S. Vaucher, Senior Member , IEEE, and Arthur H. M.
65nm CMOS工艺下集成LNA和PA的60GHz移相器设计，用于相控阵系统。
接收路径：7.2dB噪声系数，360°移相范围，12dB增益；发射路径：>8.3dBm输出功率，360°移相范围，7.7dB增益
JSSC 2010第9期Data Converters
A 64 Channel Programmable Closed-Loop Neurostimulator With 8 Channel Neural Amplifier and Logarithmic ADC
一款用于闭环神经刺激的64通道可编程芯片，支持8通道神经信号放大与处理。
0.18μm CMOS, 1.8V, 89μW/271μW功耗
JSSC 2010第9期Data ConvertersNeural Network Accelerator
A 9-bit 14 μW and 006 mm 50Pulse Position Modulation ADC in 90 nm Digital CMOS S
提出一种基于脉冲位置调制的紧凑型低功耗9位ADC架构，采用90纳米CMOS工艺实现。
9位分辨率，14μW功耗，0.06mm²面积，1MS/s采样率
JSSC 2010第9期Other
A Floating-Gate-Based Field-Programmable
提出一种基于浮栅晶体管的现场可编程模拟阵列，具有高性能和集成度。
0.35μm CMOS, 57MHz带宽, 5MHz低通滤波器
JSSC 2010第9期Other
A High-Speed Current-Mode Data Driver With Push-Pull Transient Current Feedforward for Full-HD AMOLED Displays Y ong-Joon Jeon, Student Member , IEEE, Jin-Y ong Jeon, Student Member , IEEE, Y oung-Suk Son
一种具有推挽瞬态电流前馈功能的高速电流模式数据驱动器，提升数据电流驱动能力。
6μs稳定时间，20nA至5μA驱动电流，4.5μA/通道静态电流
JSSC 2010第9期MemorySRAMNeural Network Accelerator
A High-Speed Low-Power Multi-VDD CMOS/SIMOX SRAM With LV-TTL Level Input/Output Pins—Write/Read Assist Techniques for 1-V Operated Memory Cells Nobutaro Shibata
采用多电压供电的低功耗高速CMOS/SIMOX SRAM设计
0.2μm CMOS/SIMOX, 1-3.3V, 32K-word×9-bit
JSSC 2010第9期RF & Wireless
A Subharmonic Receiver in SiGe Technology for 122 GHz Sensor Applications Klaus Schmalz, Wolfgang Winkler, Johannes Borngräber, Wojciech Debski, Bernd Heinemann, and J.
介绍了一种基于SiGe技术的122GHz亚谐波接收机设计。
SiGe:C BiCMOS, 3.3V, 139mA, 25-31dB增益, 8-11dB噪声系数
JSSC 2010第9期Power ManagementCharge PumpNeural Network Accelerator
An Efficiency-Enhanced Auto-Reconfigurable 2 3 SC Charge Pump for Transcutaneous P
一种用于经皮电力传输的自适应可重构2/3开关电容电荷泵，通过动态死区时间控制和最小电容选择策略提高效率。
峰值效率95%（2倍模式）和92%（3倍模式），静态电流减少1.6倍（2倍模式）和2.3倍（3倍模式）
JSSC 2010第9期RF & WirelessVCOClock Generation
An Integrated 0.6–4.6 GHz, 5–7 GHz, 10–14 GHz, and 20–28 GHz Frequency Synthesizer for Software-Defined Radio Applications Sabbir A. Osmany, Frank Herzel, and J.
一款集成多频段频率合成器，适用于软件定义无线电应用。
0.25μm SiGe BiCMOS, 4.8 mm², 相位噪声-108 dBc/Hz@1MHz偏移(24GHz)
JSSC 2010第9期Other
An Integrated 256-Channel Epiretinal Prosthesis Kuanfu Chen, Zhi Yang, Linh Hoang, James Weiland
本文介绍了一种集成256通道视网膜假体电路，采用双频遥测技术实现高效能量传输与高速数据传输。
256通道，2Mbps数据传输，100mW功率传输，10V输出耐压
JSSC 2010第9期OtherDelta-Sigma ADC
An Integrated ISFETs Instrumentation System in Standard CMOS Technology
本文介绍了一种在标准CMOS工艺中集成的ISFETs仪器系统，采用全局负电流反馈技术计算CMOS ISFETs的平均阈值电压。
3.3V模拟和数字输入/输出块，1.8V核心数字逻辑，8位精度，80μW静态功耗
JSSC 2010第9期RF & Wireless
An Ultralow-Power Receiver for Wireless
一种用于无线传感器网络的超低功耗BFSK调制接收器，采用0.18微米CMOS工艺，功耗仅215微瓦。
0.18μm CMOS, 0.65V, 2Mb/s, 0.18nJ/b
JSSC 2010第9期Clocking & PLLs
An X-Band Transformer-Coupled V aractor-Less Quadrature Current-Controlled Oscillator in 0.18 /22m SiGe BiCMOS Technology
提出一种X波段无变容管正交电流控制振荡器，覆盖8.7-13.8 GHz频段
45.3%调谐范围, 110dBc/Hz@10MHz相位噪声, 191dBc/Hz品质因数
JSSC 2010第9期Analog Circuits
Current-Mode WCDMA Channel Filter With In-B
提出一种新型管道滤波器，通过带内噪声整形技术实现WCDMA应用中的低噪声和高线性度
32μV带内噪声（2MHz带宽），+36dBm带外IIP3，75dB SFDR，1.25mW功耗
JSSC 2010第9期RF & Wireless
Discrete-Time Mixing Receiver Architecture for RF-Sampling Software-Defined Radio
提出一种适用于软件定义无线电的离散时间混频接收器架构，实现宽带正交解调和谐波抑制。
增益0.5至2.5 dB，噪声系数18至20 dB，IIP3 10 dBm，IIP2 53 dBm，功耗<19 mW
JSSC 2010第9期OtherNeural Network Accelerator
Distributed Parametric Resonator: A Passive CMOS Frequency Divider Wooram Lee, Student Member , IEEE
提出一种无源CMOS分布式参数振荡器，实现低相位噪声的20GHz分频器。
0.13μm CMOS, 输入18.5-23.5GHz, 输出600mV(输入600mV时)
JSSC 2010第9期RF & Wireless
Far-Field On-Chip Antennas Monolithically Integrated in a Wireless-Powered 58-GH
本文讨论了在0.18微米CMOS技术中单片集成的两种天线，用于无线供电和超宽带传输。
7.5cm供电距离, 7cm UWB天线工作距离, 1Mb/s数据速率
JSSC 2010第9期Other
Introduction to the 31st Annual IEEE Compound Semiconductor Integrated Circuit S
2009年IEEE化合物半导体集成电路研讨会综述，涵盖毫米波电路、GaN可靠性等热点话题。
无
JSSC 2010第9期Other
Introduction to the Special Section on the 23rd Bipolar/BiCMOS Circuits
本文介绍了第23届Bipolar/BiCMOS电路与技术会议的特刊，包含五篇精选论文。
255 GHz/315 GHz
JSSC 2010第9期RF & Wireless
Low-Power Quadrature Receivers for ZigBee IEEE 802154 Applications
介绍了两款用于ZigBee的低功耗紧凑型正交接收器，通过电流复用和振荡器共享降低功耗和面积。
3.6 mW功耗，0.23 mm²/0.35 mm²面积
JSSC 2010第9期Other
OCTOBER 2010 VOLUME 45 NUMBER 10 IJSCBC ISSN 0018-9200 SPECIAL SECTION ON THE 31
该期刊包含多篇关于高频集成电路设计的论文，涵盖接收器、收发器、开关等主题。
高频性能（如：120–145 GHz, 18-Gb/s, 200 GHz+）
JSSC 2010第9期Other
Parametric Mismatch Characterization for Mixed-Signal Technologies Hans Tuinhout
该论文探讨了混合信号技术中参数失配的系统性和随机性影响及其表征方法。
无
JSSC 2010第9期OtherClock Generation
SEPTEMBER 2010 VOLUME 45 NUMBER 9 IJSCBC ISSN 0018-9200 SPECIAL SECTION ON THE 2
IEEE JSSC 2010年9月刊聚焦高频技术与软件定义无线电应用。
fT/fmax 240/330 GHz, 门延迟低于3 ps
JSSC 2010第9期Clocking & PLLsPLLVCO
Spur Reduction Techniques for Phase-Locked Loops
本文提出了一种利用子采样相位检测器和振幅控制电荷泵的PLL参考杂散抑制技术。
2.21 GHz, -80 dBc参考杂散, 3.8 mW功耗, -121 dBc/Hz相位噪声, 0.3 ps抖动
JSSC 2010第10期Other
05584930 2
无摘要信息，无法提供概要
无
JSSC 2010第10期Other
A9 /22A, Addressable Gen2 Sensor Tag for Biosignal Acquisition Daniel Y eager, Student Member , IEEE, Fan Zhang , Student Member , IEEE, Azin Zarrasvand , Student Member , IEEE, Nicole T. George, Thomas Daniel, and Brian P . Otis , Senior Member , IEEE
提出一种用于生物信号采集的低功耗可寻址Gen2传感器标签。
EPC C1 Gen2协议兼容
JSSC 2010第10期Other
A 0.25 /22m InP DHBT 200 GHz+ Static Frequency Divider Matt D’Amore, Cedric Monier, Steven Taiyu Lin, Bert Oyama, Dennis W. Scott, Eric N. Kaneshiro, Ping-Chih Chang, Kenneth F. Sato, Alex Niemi, Linh Dang, Abdullah Cavus, Augusto Gutierrez-Aitken
使用0.25微米InP DHBT工艺设计的200 GHz静态分频器
200.6 GHz工作频率，228 mW功耗
JSSC 2010第10期RF & Wireless
A 120–145 GHz Heterodyne Receiver Chipset Utilizing the 140 GHz Atmospheric Window for Passive Millimeter-Wave
本文介绍了一种基于140 GHz大气窗口的异质接收器芯片组，用于毫米波成像应用。
120至145 GHz频段内转换增益1至432 dB，功耗120 mW
JSSC 2010第10期Other
A 140 dB-CMRR Current-Feedback Instrumentation Amplifier Employing Ping-Pong Auto-Zeroing and Chopping Michiel A. P . Pertijs, Senior Member , IEEE, and Wilko J. Kindt
提出一种结合乒乓自归零和斩波技术的高精度电流反馈仪表放大器，有效消除偏移和低频噪声。
2.8 µV偏移, 140 dB CMRR
JSSC 2010第10期Data ConvertersPipeline ADCNeural Network Accelerator
A 2.6 mW 6 bit 2.2 GS/s Fully Dynamic Pipeline ADC in 40 nm Digital CMOS Bob V erbruggen, Member , IEEE
40纳米数字CMOS工艺下实现的26mW 6位22GS/s全动态流水线ADC
2.2 GS/s, 6位分辨率, 31.6 dB SNDR, 2 GHz ERBW, 2.6 mW功耗, 0.03 mm²面积
JSSC 2010第10期Wireline I/O
A 3 Watt 39.8–44.6 Gb/s Dual-Mode SFI5.2 SerDes Chip Set in 65 nm CMOS
一款65nm CMOS工艺的双模SFI5.2兼容SerDes芯片组，功耗3W，支持40Gb/s光收发器。
65nm CMOS, 3W, 21.5–22.3 Gb/s DQPSK, 39.8–44.6 Gb/s NRZ
JSSC 2010第10期RF & WirelessPLLClock Generation
A 86 MHz–12 GHz Digital-Intensive PLL for Software-Defined Radios, Using a 6 fJ/Step TDC in 40 nm Digital CMOS
一款适用于软件定义无线电的86 MHz-12 GHz数字密集型PLL频率合成器，具有6 fJ/步高效TDC。
0.28 mm², 50 kHz-2 MHz带宽, <30 mW功耗, 5.5 ps时间分辨率
JSSC 2010第10期OtherPower Amplifier
A Charging Acceleration Technique for Highly Efficient Cascode Class-E CMOS Power Amplifiers Ockgoo Lee, Student Member , IEEE
提出一种充电加速技术CAT，提升级联Class-E CMOS功放的效率。
0.18-μm CMOS, 3.3V, 1.6GHz, 30.7dBm, 45.6% PAE
JSSC 2010第10期RF & WirelessDelta-Sigma ADC
A Delta-Sigma Pulse-Width Digitization Technique for Super-Regenerative Receivers Y
提出一种用于超再生接收器的Delta-Sigma脉宽数字化技术，支持2-ASK/4-ASK调制，显著降低量化误差。
312kbps数据率下2.9nJ/bit能效，-76dBm灵敏度，700μA总电流（1.3V供电）
JSSC 2010第10期Data ConvertersPipeline ADCTime-Interleaved ADC
A Four-Channel Time-Interleaved ADC With Digital Calibration of
一种四通道时间交织ADC，采用数字校准技术，提升信号质量。
11-bit, 160-MS/s, 0.35-μm CMOS
JSSC 2010第10期Other
A Highly Linear Two-Stage Amplifier Integrated Circuit Using InGaP/GaAs HBT Kyunggon Choi, Minsu Kim, Hyungchul Kim, Sungchan Jung, Jaeyong Cho, Sungchul Y oo, Y ong Hwan Kim, Hyungmo Y oo, and Y oungoo Y ang, Member , IEEE
提出一种基于InGaP/GaAs HBT技术的高线性两阶段放大器IC，采用预失真方法优化线性度。
输出1dB压缩点29.6 dBm，三阶输出截点48.7 dBm，静态电流375 mA，单偏置电源5.5 V
JSSC 2010第10期Other
A Low-Loss 5070 GHz SPDT Switch in 90 nm CMOS
90纳米CMOS工艺实现的50-70 GHz超低损耗SPDT开关，插入损耗最低1.5 dB。
插入损耗1.5-2.0 dB@50-70 GHz, 隔离度>25 dB, P1dB 13.5 dBm, IIP3 22.5 dBm@60 GHz
JSSC 2010第10期MemorySRAM
A Low-Power SRAM Using Bit-Line Charge-Recycling for Read and Write Operations B
提出一种利用位线电荷回收的低功耗SRAM，显著降低读写功耗。
0.13μm CMOS, 1.2V, 100MHz
JSSC 2010第10期RF & Wireless
A Low Phase-Noise Multi-Phase LO Generator for Wideband Demodulators Based on Reconfigurable Sub-Harmonic Mixers
基于多级注入锁定环形振荡器的低相位噪声多相LO生成器，用于宽带解调器。
65nm CMOS, 10dB转换增益, 2.3nV/√Hz输入噪声, IIP2 40dBm, IIP3 11dBm
JSSC 2010第10期RF & WirelessLNA
A Passive W-Band Imaging Receiver in 65-nm Bulk CMOS Alexander Tomkins Patrice G
一篇关于65纳米CMOS工艺中实现的W波段被动成像接收器的IEEE JSSC论文。
65nm CMOS, 1.2V, 33mA, 200kV/W responsivity, 0.1pW/√Hz NEP
JSSC 2010第10期RF & Wireless
An 18-Gb/s, Direct QPSK Modulation SiGe BiCMOS Transceiver for Last Mile Links in the 70–80 GHz Band Ioannis Sarkas, Student Member , IEEE , Sean T. Nicolson , Member , IEEE, Alexander Tomkins, Student Member , IEEE, Ekaterina Laskin , Student Member , IEEE, Pascal Chevalier, Bernard Sautreuil, and Sorin P. V oinigescu, Senior Member , IEEE
一款采用130nm SiGe BiCMOS工艺的18Gbps直接QPSK调制收发器
130nm SiGe BiCMOS, 1.5/2.5/3.3V, 18Gb/s, 50dB增益, 7dB噪声系数
JSSC 2010第10期RF & Wireless
An Inductive-Coupling DC V oltage Transceiver for Highly Parallel Wafer-Level Testing Y oichi Y oshida, Student Member , IEEE
提出一种用于晶圆级测试的小型电感耦合直流电压收发器，可降低低成本IC的总成本18%。
90nm CMOS, 6-bit分辨率
JSSC 2010第10期Clocking & PLLs
Circuit Design and Modeling Techniques for Enhancing the Clock-Data Compensation Effect Under Resonant Supply Noise Dong Jiao
研究时钟抖动通过补偿效应提升时序裕度，并提出新型相移时钟缓冲器设计。
1.2 V, 65 nm, 最大操作频率提升8-27%, 时钟缓冲器面积节省85%
JSSC 2010第10期Data Converters
Comments and Corrections Correction to “A 40 GS/s Time Interleaved ADC Using SiGe BiCMOS Technology” Michael Chu, Philip Jacob, Jin-Woo Kim, Mitch LeRoy, Russell Kraft, and John F. McDonald Manuscript received April 26, 2010; accepted July 26, 2010. Date of current version September 24, 2010. M. Chu, P. Jacob, M. LeRoy, R. Kraft, and J. F. McDonald are with the De- partment of Electrical and Computer Systems Engineering, Rensselaer Poly- technic Institute, Troy, NY 12180 USA.
对两篇JSSC论文中的错误进行更正说明
无
JSSC 2010第10期Other
Digital Object Identifier 101109JSSC20102079871
无摘要提供，无法生成概要。
无
JSSC 2010第10期Other
Digital Object Identifier 101109JSSC20102080010
无摘要信息
无摘要信息
JSSC 2010第10期OtherFlash Memory
Dynamic Vpass Controlled Program Scheme and Optimized Erase Vth Control for High Program Inhibition in MLC NAND Flash Memories Ki-Tae Park, Y oungsun Song, Myounggon Kang, Sungsoo Lee, Y oung-Ho Lim, Kang-Deog Suh
本文提出了一种动态Vpass控制方案和优化的擦除阈值控制，以提高40nm以下MLC NAND闪存的编程抑制和降低编程干扰。
42nm MLC NAND闪存测试芯片，编程失败减少40%以上，窗口裕度提高2倍
JSSC 2010第10期MemoryFlash Memory
Ferroelectric (Fe)-NAND Flash Memory With Batch Write Algorithm and Smart Data Store to the Nonvolatile Page Buffer for Data Center Application High-Speed and Highly Reliable Enterprise Solid-State Drives Teruyoshi Hatanaka, Ryoji Y ajima, Takeshi Horiuchi, Shouyu Wang, Xizhen Zhang, Mitsue Takahashi
提出一种采用批量写入算法和非易失性页缓冲器的铁电NAND闪存，以提升企业级SSD的随机写入性能。
页编程时间800μs，垃圾收集时间100ms
JSSC 2010第10期Data Converters
High Efficiency WCDMA Power Amplifier With Pulsed Load Modulation (PLM) Shu-Hsien Liao and Y uanxun
本文提出了一种基于脉冲负载调制（PLM）的高效WCDMA功率放大器，显著提升了功率效率。
1.87 GHz, 0.35μm GaAs pHEMT, 43% PAE（含滤波器损耗）, 52.6% PAE（去嵌入滤波器损耗）
JSSC 2010第10期Other
Introduction to the 31st Annual IEEE Compound Semiconductor Integrated Circuit S
2009年IEEE化合物半导体集成电路研讨会综述，涵盖毫米波电路、GaN可靠性等热点话题。
无
JSSC 2010第10期RF & Wireless
MMIC LNAs for Radioastronomy Applications Using Advanced Industrial 70 nm
本文介绍了用于射电天文应用的70 nm GaAs mHEMT技术低噪声放大器设计。
70 nm GaAs mHEMT, 5 GHz至100 GHz
JSSC 2010第10期Other
Noise-Immune Embedded NAND-ROM Using a Dynamic Split Source-Line Scheme for VDDmin and Speed Improvements Meng-Fan Chang, Shu-Meng Yang, Chih-Wei Liang, Chih-Chyuang Chiang, Pi-Feng Chiu, and Ku-Feng Lin
提出动态分割源线方案解决NAND-ROM的代码依赖性噪声问题，提升低电压下的读取性能。
256 Kb宏, 90 nm工艺, 1-0.31V宽电压范围, 速度提升38%, 功耗降低45.8%, 待机电流减少37%
JSSC 2010第11期MemoryDRAM
05-V Low-8684CMOS Preamplifier for Low-Power and High-Speed Gigabit-DRAM Arrays A
开发了一种新型低功耗高速千兆位DRAM阵列预放大器，显著提升读写速度并降低功耗。
6ns感应时间，16.3ns写入时间，1.6-Gbit/s/pin DDR3 SDRAM适用
JSSC 2010第11期Clocking & PLLsDLLNeural Network Accelerator
50250 MHz 16DLL for Clock Synchronization San-Jeow Cheng
提出一种用于时钟同步的50250 MHz 16DLL，简化架构并提升抖动性能。
0.35μm CMOS, 3V, 50-250MHz, 15ps延迟分辨率, 2.1ps rms抖动
JSSC 2010第11期RF & Wireless
A2 25-Gbs Receiver With 25 DMUX for 100-Gbs Ethernet Ke-Chung Wu and Jri
65nm CMOS技术实现的25Gbps接收器，支持100Gb以太网。
65nm CMOS, 1.2V, 510mW, 20-mV输入灵敏度
JSSC 2010第11期Clocking & PLLsPLL
A 0314 GHz All-Digital Fractional-N PLL With Adaptive Loop Gain Controller Deok-
提出一种0.3-1.4 GHz全数字锁相环，采用自适应环路增益控制器减少抖动。
0.13μm CMOS, 1.2V, 1.35GHz, 16.5mW, 3.7ps RMS抖动, 32ps峰峰值抖动
JSSC 2010第11期RF & Wireless
A 0.5-/22V/114/109/11512-/22W Wirelessly Powered Patch-Type Healthcare Sensor for Wearable Body Sensor Network Long Yan, Student Member , IEEE
一种无线供电的贴片式健康传感器IC，用于可穿戴体域网连续监测生命体征。
0.5μV/√Hz噪声, 100dB共模抑制, 12μW功耗, 2.0mm×1.3mm尺寸
JSSC 2010第11期RF & Wireless
A 0.5 mm /50Power-Scalable 0.5–3.8-GHz CMOS DT-SDR Receiver With Second-Order RF Band-Pass Sampler
一种基于RF采样和电荷域离散时间信号处理的高灵活性SDR接收器
5.1 dB噪声系数, 60 dB可变增益范围, -31 dBm IIP3, -350 dBm IIP2
JSSC 2010第11期RF & WirelessPhased Array
A 25-GHz Compact Low-Power Phased-Array Receiver With Continuous Beam Steering in CMOS Technology Ting-Y ueh Chin, Student Member , IEEE
提出一种基于子扇区波束控制技术的紧凑低功耗25GHz相控阵接收器。
0.13μm CMOS, 17–21 dB接收增益, 8.9–10.7 dB噪声系数, <30 mW功耗, 1.43 mm²芯片面积
JSSC 2010第11期Other
A 269 K 3145 Mbs Soft 3240032208 BCH Decoder Chip for DVB-S2 System Yi-Min Lin C
本文提出了一种用于DVB-S2系统的软BCH解码器芯片，通过处理最不可靠位降低复杂度并保持纠错性能。
90 nm CMOS, 314.5 Mb/s, 26.9 K gate-count
JSSC 2010第11期RF & Wireless
A 700-/22W Wireless Sensor Node SoC for Continuous Real-Time Health
一款用于连续实时健康监测的低功耗无线传感器节点SoC
0.18μm CMOS, 0.7V, 433.92MHz, 16dBm输出功率
JSSC 2010第11期Data Converters
A CMOS 6-mW 10-bit 100-MS/s Two-Step ADC Y ung-Hui Chung, Student Member , IEEE
采用90nm CMOS工艺的10位100MS/s两步式ADC，功耗6mW，采用开环放大器和数字校准技术。
90nm CMOS, 1V, 100MS/s, 6mW, 58.2dB SNR, 75dB SFDR, 9.34 ENOB
JSSC 2010第11期Power Management
A DVS Embedded Power Management for High Efficiency Integrated SoC in UWB System Y u-Huei Lee, Student Member , IEEE, Y ao-Yi Y ang, Student Member , IEEE
提出了一种用于UWB系统的高效SoC集成电源管理模块，具有DVS功能和低电压PWM控制器。
0.356 mm²硅面积，1.2V低电压操作
JSSC 2010第11期RF & WirelessPhased ArrayNeural Network Accelerator
A Four-Channel Beamforming Down-Converter in 90-nm CMOS Utilizing Phase-Oversampling Richard Tseng, Student Member , IEEE, Hao Li , Student Member , IEEE, Dae Hyun Kwon , Student Member , IEEE, Y
90纳米CMOS工艺下实现四通道波束成形下变频器，采用相位过采样技术提升线性度和分辨率。
4GHz, 8-bit数字控制, 2% EVM, 5.5°相位误差
JSSC 2010第11期RF & Wireless
A Low-Energy Inductive Coupling Transceiver With Cm-Range 50-Mbps Data Communication in Mobile Device Applications Seulki Lee, Student Member , IEEE, Kiseok Song , Student Member , IEEE, Jerald Y oo, Member , IEEE
提出一种低能耗电感耦合收发器，用于移动设备厘米范围多媒体数据传输。
0.18μm CMOS, 1V, 50Mbps
JSSC 2010第11期Power ManagementLDO
A Low-Power Fast-Transient 90-nm Low-Dropout Regulator With Multiple Small-Gain Stages Marco Ho, Student Member , IEEE, Ka
提出一种90纳米低功耗快速瞬态低压差稳压器，采用多小增益级提升性能。
90nm CMOS, 1V供电, 0.9V输出, 50mA最大输出电流, 9.3μA静态电流
JSSC 2010第11期Clocking & PLLs
A Low-Power Wide-Range Clock Synchronizer With Predictive-Delay-Adjustment Scheme for Continuous V oltage Scaling in DVFS
一种采用预测延迟调整方案的低功耗宽范围时钟同步器
40nm CMOS, 0.8-1.55V, 100MHz-1GHz, 偏斜<6.8%时钟周期, 0.48mA@1.1V/100MHz
JSSC 2010第11期MemorySRAM
A Low-Supply-V oltage-Operation SRAM With HCI Trimmed Sense Amplifiers
提出一种利用热载流子注入技术调整感测放大器偏移电压的低电压SRAM方案，提升读取速度和稳定性。
40nm CMOS, 0.6V电源电压, 偏移电压降低76mV, 读取频率提升40%, 故障率降低6倍
JSSC 2010第11期RF & Wireless
A Low SIR Impulse-UWB Transceiver Utilizing Chirp FSK in 018 22109CMOS
提出一种采用啁啾脉冲调制的超宽带收发器，适用于低数据率通信。
0.18μm CMOS, 1.8V, 20Mbps, 0.77nJ/bit (Tx), 2.7nJ/bit (Rx)
JSSC 2010第11期Data ConvertersDACClock Generation
A Quantization Error Minimization Method Using DDS-DAC for Wideband Fractional-
提出一种使用DDS-DAC减少宽带分数频率合成器量化误差的方法。
0.18μm CMOS, 1.8V, 19mA, 1MHz闭环带宽, 98dBc/Hz带内噪声, 122dBc/Hz 3MHz偏移噪声, 1.8GHz输出, 27dB相位噪声降低, 2μs建立时间
JSSC 2010第11期Other
A System-on-Chip EPC Gen-2 Passive UHF RFID Tag With Embedded Temperature Sensor Jun Yin
一款符合EPC Gen-2标准的无源UHF RFID标签芯片，集成温度传感器和双路径时钟发生器
0.18μm CMOS工艺，1.1mm²芯片面积，-6dBm灵敏度，±0.8°C测温误差
JSSC 2010第11期Analog Circuits
An IF Bandpass Filter Based on a Low Distortion Transconductor Ha Le-Thai, Huy-Hieu Nguyen, Hoai-Nam Nguyen, Hong-Soon Cho, Jeong-Seon Lee
提出一种基于低失真跨导器的IF带通滤波器，通过并行差分结构抵消非线性，实现高线性度和平坦频率响应。
80 MHz带通滤波器，0.1 dB波纹，27 dB三次谐波抑制，IIP3 50dBm，NF 21.5 dB，11 mA@1.2V
JSSC 2010第11期Power ManagementSRAM
An Integrated Linear Regulator With Fast Output V oltage Transition for Dual-Supply SRAMs in DVFS Systems Chun-Yen Tseng, Li-Wen Wang
一种用于双电源的动态电压频率调节系统的快速输出电压转换线性稳压器
1.8V 0.18μm CMOS, 输出0.9-1.7V, 上升时间<10ns, 下降时间<35ns, 最大电流效率94.7%
JSSC 2010第11期Other
Capacitor-Less Design of Power-Rail ESD Clamp Circuit With Adjustable Holding V
提出一种无电容的电源轨ESD钳位电路设计，具有可调保持电压，显著减少布局面积并提高抗干扰能力。
65nm CMOS, 1.2V
JSSC 2010第11期Other
Digital Object Identifier 101109JSSC20102089374
无摘要
JSSC 2010第11期Other
Digital Object Identifier 101109JSSC20102089376
无法提供概要，因无摘要信息。
无
JSSC 2010第11期Other
Digital Object Identifier 101109JSSC20102089378
无摘要信息
无关键性能指标
JSSC 2010第11期Other
Introduction to the Special Section on the 2009 Asian Solid-State Circuits Conference (A-SSCC’09)
2009年亚洲固态电路会议精选论文，聚焦绿色电路与可持续社会
无
JSSC 2010第11期Data Converters
NOVEMBER 2010 VOLUME 45 NUMBER 11 IJSCBC ISSN 0018-9200 SPECIAL SECTION ON THE 2
该期刊包含多篇关于CMOS技术、ADC、电源管理和射频电路的前沿研究论文。
6-mW, 10-bit, 100-MS/s, 25-GHz
JSSC 2010第11期Data Converters
Patent Abstracts The Patent Abstracts and References cited are intended to provide the minimum information necessary for determining interest. The full text and images can be obtained from the U.S. Patent Office at http://www.uspto.gov. 7,701,088 Apr. 20, 2010 Supply V oltage Selector Inventors: Ning Li (Fremont, CA) Assignee: Broadcom Corporation (Irvine, CA) Filed: April 28, 2006.
该论文涉及两项专利：电源电压选择器和冲击消除系统。
无
JSSC 2010第11期Other
Phase Error Calibration Technique for Rotary Traveling
提出适用于旋转行波振荡器的相位误差校准技术，通过非均匀电容补偿物理不对称性。
3GHz振荡频率，>10°相位控制范围
JSSC 2010第11期Digital Circuits
Tera-Scale Performance Machine Learning SoC (MLSoC) With Dual Stream Processor Architecture for Multimedia Content Analysis Tse-Wei Chen, Chi-Sun Tang, Sung-Fang Tsai, Chen-Han Tsai
一款用于多媒体内容分析的机器学习SoC，采用双流处理器架构实现Tera级性能。
90nm CMOS, 1.7 TOPS/W, 81.3 GOPS/mm²
JSSC 2010第11期Clocking & PLLs
The SpeedPower Trade-Off in the Design of CMOS True-Single-Phase-Clock Dividers
提出基于TSPC逻辑的新型分频器设计，实现速度与功耗的优化平衡。
65nm LP CMOS, 19GHz (÷2), 16GHz (÷2/3), <0.5mW
JSSC 2010第12期RF & Wireless
2010 Index IEEE Journal of Solid-State Circuits Vol 45 This index covers all tec
2010年IEEE JSSC期刊索引，涵盖2010年发表的所有技术文章及相关内容。
65nm CMOS, 2.4/5.2 GHz, 802.11n MIMO WLAN SoC
JSSC 2010第12期Other
A4 7 10 Gbs 14 mWGbs Parallel Interface in 45 nm CMOS
45nm CMOS工艺下实现的低功耗高密度并行芯片间接口
45nm CMOS, 10Gb/s, 660mW, 1.4mW/Gb/s, 3.2mm²
JSSC 2010第12期RF & Wireless
A5m m /5040 nm LP CMOS Transceiver for a Software-Defined
一款适用于软件定义无线电平台的5mm² 40nm LP CMOS收发器
40nm LP CMOS, NF低至2.4dB, EVM超过30dB, IIP2达50dBm
JSSC 2010第12期RF & Wireless
A 10-MHz Signal Bandwidth Cartesian Loop Transmitter Capable of Off-Chip PA Linearization
本文介绍了一种宽信号带宽的笛卡尔环路发射器，用于外置PA线性化。
ACLR从30.2 dB提升至38.4 dB，EVM从5.9%降至1.6%
JSSC 2010第12期Other
A 1.2-V 10- /22W NPN-Based Temperature Sensor in 65-nm CMOS With an Inaccuracy of 0.2 C( 3/27) From
65nm CMOS工艺下实现的NPN温度传感器，精度达±0.2°C。
65nm CMOS, 1.2V, ±0.2°C精度, -70°C至125°C温度范围
JSSC 2010第12期RF & Wireless
A 12.3-mW 12.5-Gb/s Complete Transceiver in 65-nm CMOS Process
基于65nm CMOS工艺的12.3mW 12.5Gb/s完整收发器设计
12.3mW, 12.5Gb/s, 0.98mW/(Gb/s), BER≤10^-12
JSSC 2010第12期Data ConvertersPipeline ADC
A 16-Bit 100 to 160 MS/s SiGe BiCMOS Pipelined ADC With 100 dBFS SFDR
一款16位100至160 MS/s SiGe BiCMOS流水线ADC，具有100 dBFS SFDR。
16-bit, 100 to 160 MS/s, 100 dB SFDR, 77 dB SNR, 1.6 W
JSSC 2010第12期Data ConvertersPipeline ADCNeural Network Accelerator
A 16-bit 250-MSs IF Sampling Pipelined ADC With
一款16位250MS/s的IF采样流水线ADC，采用新型线性化技术和背景校准技术。
0.18μm BiCMOS, 1.8V/3V, 250MS/s, SNDR 76.5dB, SFDR >95dB@100MHz
JSSC 2010第12期Clocking & PLLsPLLNeural Network Accelerator
A 1 GHz ADPLL With a 125 ps Minimum-Resolution Sub-Exponent TDC in 018 22m CMOS
一篇关于采用自适应分辨率TDC的全数字PLL设计的IEEE JSSC论文。
最小分辨率1.25 ps，总转换范围2.5 ns，最大工作频率250 MHz，60 MHz时功耗1.8 mW
JSSC 2010第12期Power ManagementTDCClock Generation
A 2.1-to-2.8-GHz Low-Phase-Noise All-Digital Frequency Synthesizer With a Time-Windowed Time-to-Digital Converter Takashi Tokairin
一款采用时间窗口TDC技术的低相位噪声全数字锁相环频率合成器
105 dBc/Hz相位噪声, 8.1 mA功耗, 1.2V电源
JSSC 2010第12期Clocking & PLLsTDC
A 3.5 GHz Wideband ADPLL With Fractional Spur Suppression Through TDC Dithering and Feedforward Compensation Enrico Temporiti, Colin Weltin-Wu, Daniele Baldi
本文提出了一种通过TDC抖动抑制分数杂散的全数字锁相环设计。
65nm CMOS, 1.2V, 3.5GHz
JSSC 2010第12期RF & WirelessPLL
A 4.5 mW/Gb/s 6.4 Gb/s 22+1-Lane Source Synchronous Receiver Core With Optional Cleanup PLL in 65 nm CMOS
本文介绍了一种低功耗源同步链路接收器宏的设计，支持3.2-6.4 Gb/s的数据速率。
65nm CMOS, 6.4 Gbps, 635 mW (4.5 mW/Gbps)
JSSC 2010第12期RF & Wireless
A 60-GHz Band 2 2 Phased-Array Transmitter in 65-nm CMOS
65nm CMOS工艺实现的60GHz波段2×2相控阵发射机，支持二维波束成形。
65nm CMOS, 1V, 590mW, 11dBm输出, 20dB增益, 16%效率
JSSC 2010第12期RF & WirelessDelta-Sigma ADC
A 900-MHz Direct Delta-Sigma Receiver in 65-nm CMOS
介绍了一种用于LTE或WiMax的900MHz直接ΔΣ接收机架构，采用65nm CMOS工艺。
65nm CMOS, 1.2V, 80mW, NF 2.3/6.2dB, OOB IIP3 +43dBm
JSSC 2010第12期RF & Wireless
A 90 GHz Hybrid Switching Pulsed-Transmitter for Medical Imaging Amin Arbabian S
本文介绍了一种用于医疗成像的90 GHz混合开关脉冲发射器，采用0.13微米SiGe BiCMOS工艺，实现了超短可编程脉冲。
26 ps脉冲宽度（混合模式），33 ps脉冲宽度（独立模式），30 GHz RF带宽
JSSC 2010第12期Other
A CMOS Broadband Power Amplifier With a Transformer-Based High-Order Output
提出一种基于变压器的高阶输出匹配网络，用于宽带功率放大器设计。
90nm CMOS, 5.2-13GHz带宽, 21.6%峰值PAE, 7.5Gb/s PRBS信号BER<10^-9
JSSC 2010第12期Clocking & PLLsPLL
A Calibration-Free 800 MHz Fractional-N Digital PLL With Embedded TDC
一种无需校准的800MHz分数-N数字锁相环，内置时间数字转换器。
65nm CMOS, 0.027mm², 3.2mW, 600-800MHz, -57/51dBc/Hz@1kHz, -57/56dBc/Hz@1MHz
JSSC 2010第12期Other
A Class-G Headphone Amplifier in 65 nm CMOS Technology
65nm CMOS工艺的G类耳机放大器，采用开关电流注入技术实现高效低失真。
65nm CMOS, 1.4V/0.35V, 1.63mW@32Ω, SNR 101dB, 0.14mm²
JSSC 2010第12期RF & WirelessRadar
A Fully-Integrated 77-GHz FMCW Radar Transceiver in 65-nm CMOS Technology
一款基于65nm CMOS工艺的全集成77GHz FMCW雷达收发器，用于汽车应用，最大探测距离106米。
65nm CMOS, 1.2V, 243mW, 700MHz调制范围, 106米探测距离
JSSC 2010第12期Power Management
A Fully-Integrated Switched-Capacitor Step-Down DC-DC Converter With Digital Capacitance Modulation in 45 nm CMOS Y ogesh K. Ramadass, Member , IEEE, Ayman A. Fayed , Senior Member , IEEE
本文提出了一种全集成开关电容降压DC-DC转换器，采用数字电容调制技术，在45nm CMOS工艺中实现高效能转换。
45nm CMOS, 1.8V输入, 69%效率, 100μA至8mA负载电流
JSSC 2010第12期RF & Wireless
A Fully Integrated 16-Element Phased-Array Transmitter in SiGe BiCMOS for 60-GHz Communications
一款基于SiGe BiCMOS工艺的60GHz全集成16单元相控阵发射器
60.48GHz下每单元输出9-13.5dBm，总功耗3.8-6.2W
JSSC 2010第12期RF & Wireless
A Fully Integrated 2 1 Dual-Band Direct-Conversion Mobile WiMAX Transceiver With Dual-Mode Fractional Divider and Noise-Shaping Transimpedance Amplifier in 65 nm CMOS
65nm CMOS工艺的全集成双频段移动WiMAX收发器，采用新型分数分频器和噪声整形TIA。
65nm CMOS, 低波段接收功耗214.1mW, 高波段接收功耗247.7mW, 低波段噪声系数3.8dB, 高波段噪声系数4.5dB
JSSC 2010第12期Clocking & PLLs
A Low Area, Switched-Resistor Based Fractional-N Synthesizer Applied to a MEMS-Based Programmable Oscillator Michael H. Perrott, Senior Member , IEEE
该论文提出了一种基于开关电阻的低面积分数-N合成器，用于MEMS振荡器，具有温度补偿功能。
0.36 sq. mm in 0.18μm CMOS, 3.7 mA at 3.3 V supply
JSSC 2010第12期OtherNeural Network Accelerator
A Micropower ChopperCDS Operational Amplifier
提出了一种低功耗无杂散精密放大器，采用输入斩波和相关双采样技术。
168dB DC增益, 14.4μA总电流消耗, 2μV偏移电压标准差, 37nV/√Hz低频输入噪声密度
JSSC 2010第12期mm-Wave
A Millimeter-Wave Intra-Connect Solution
一种基于40nm CMOS工艺的毫米波内部互连解决方案，实现11Gb/s高速数据传输。
40nm CMOS, 11Gb/s, 14mm传输距离, BER<10^-12, 6.4pJ/bit能效
JSSC 2010第12期Data ConvertersDelta-Sigma ADC
A Mostly-Digital V ariable-Rate Continuous-Time Delta-Sigma Modulator ADC
一种主要基于数字电路的可重构连续时间ΔΣ调制器ADC
65nm LP CMOS, 8–17 mW, 0.5–1.15 GHz, 3.9–18 MHz, 67–78 dB SNDR
JSSC 2010第12期RF & Wireless
A Passive Mixer-First Receiver With Digitally Controlled and Widely Tunable RF I
一种具有可编程RF带通滤波器和复杂阻抗匹配的软件定义无线电接收器
70 dB增益，3 dB噪声系数，25 dBm带外IIP3
JSSC 2010第12期Other
A Thermal-Diffusivity-Based Frequency Reference in Standard CMOS With an Absolute Inaccuracy of 0.1% From
基于硅热扩散率的CMOS频率参考设计，实现高精度和温度稳定性
1.6 MHz, 7.8 mW, ±0.1%精度, -55°C至125°C
JSSC 2010第12期RF & Wireless
A Two-Phase Switching Hybrid Supply Modulator for RF Power Amplifiers With 9% Efficiency Improvement Patrick Y . Wu, Student Member , IEEE, and Philip K. T. Mok , Senior Member , IEEE
提出一种用于射频功率放大器的双相切换混合供电调制器，提升效率和带宽。
0.35-μm CMOS, 4 MHz 0.4–2.8 V 全波整流正弦波, WCDMA 包络信号
JSSC 2010第12期Data ConvertersSAR ADC
An 18 b 125 MSs ADC With 93 dB SNR Christopher Peter Hurrell Colin Lyden David L
本文介绍了一种用于数字X射线成像系统的18位125 MS/s ADC，具有93 dB SNR。
18-bit, 125 MS/s, 93 dB SNR, 105 mW
JSSC 2010第12期RF & WirelessEqualizerNeural Network Accelerator
An 8.5-Gb/s Fully Integrated CMOS Optoelectronic Receiver Using Slope-Detection Adaptive Equalizer Dongmyung Lee, Student Member , IEEE, Jungwon Han , Student Member , IEEE
一款用于短距离光通信的8.5Gb/s单片光电集成接收器芯片，采用0.13μm CMOS工艺实现。
120dBΩ transimpedance gain, 5.9GHz bandwidth, 3.2dBm optical sensitivity for 10^-12 BER, 47mW power dissipation, 1.5V supply
JSSC 2010第12期Clocking & PLLsLDO
Capacitive Degeneration in LC-Tank Oscillator for DCO Fine-Frequency Tuning
提出一种无需抖动即可实现150Hz最小频率量化步长的数字控制振荡器（DCO）。
65nm CMOS, 1.8V, 16mA, 相位噪声-127.5dBc/Hz @1MHz, FoM 183dBc/Hz
JSSC 2010第12期Power Management
DECEMBER 2010 VOLUME 45 NUMBER 12 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE 201
2010年IEEE国际固态电路会议特刊，涵盖CMOS技术中的频率参考、放大器、调制器等创新设计。
0.1%绝对不准确度（55°C至125°C），9%效率提升
JSSC 2010第12期Data ConvertersPipeline ADC
Design of a Split-CLS Pipelined ADC With Full Signal Swing Using an Accurate But
提出Split-CLS技术，结合ZCBC和双级联望远镜运放，实现高性能ADC设计。
0.18μm CMOS, 1.8V, 20MHz, 68.3dB SNDR, 76.3dB SFDR, 17.2mW
JSSC 2010第12期Other
Digital Object Identifier 101109JSSC20102095779
无摘要信息，无法提供概要。
无关键性能指标信息。
JSSC 2010第12期Power Management
Introduction to the Special Issue on the 2010 IEEE International Solid-State
2010年IEEE固态电路会议精选论文，涵盖模拟、数据转换、RF等领域的最新成果。
1.6 MHz, 7.8 mW, 5 V, ±0.1% inaccuracy, -55°C to 125°C
JSSC 2010第12期Other
New Associate Editors I T IS with pleasure that I welcome Dr Tony Chan Caru- son
IEEE JSSC期刊欢迎新任副编辑，介绍其专业背景与贡献。
无