← 返回 JSSC 论文列表JSSC 2010第1期MemorySRAM
A Chip-Stacked Memory for On-Chip SRAM-Rich SoCs and Processors Hideaki Saito Ma
通过三维封装技术实现的动态可重构内存芯片，优化SoC内存使用效率。
10μm-pitch inter-chip electrodes
芯片堆叠动态重构内存芯片SoC3D IC
▸创新点1：动态可重构内存芯片（系统创新） - 通过三维封装技术将SoC芯片的片上内存动态迁移至内存芯片，显著提高内存资源利用率，特别适用于多IP核心的SoC设计，减少内存闲置时间。
▸创新点2：二维网状网络互连（电路创新） - 采用专为内存优化的二维网状网络互连技术，相比传统互连方案，面积开销减少63%，延迟降低43%，显著提升内存访问效率。
▸创新点3：低功耗快速芯片间传输（方法创新） - 使用10微米间距的芯片间电极直接连接信号线，实现高速低能耗的芯片间数据传输，优化了三维堆叠芯片的通信性能。
▸创新点4：内存专用网络互连（电路创新） - 针对内存芯片设计的专用网络互连，进一步降低了传统互连方案带来的面积和延迟开销，提升了整体系统的能效比。
Abstract
, Akira Ohuchi, Noriyuki Iguchi,
Toshitsugu Sakamoto, Koichi Y amaguchi, and Masayuki Mizuno , Member , IEEE
Abstract—A dynamic-reconfigurable memory chip is fabri-
cated, by which on-chip memories of an SoC chip can be moved
to the memory chip to increase the efficiency of memory usage,
and stacked on a logic chip by using three dimensional packaging
technology. In the memory chip, many RAM-macros are arrayed
and they are connected through two dimensional mesh network
interconnects. By using memo