JSSC 2010第8期Clocking & PLLs90nmEqualizer

A3 38 Gbs Four-Wire High Speed IO Link Based on CDMA-Like Crosstalk Cancellation

基于类CDMA串扰消除技术的四线高速IO链路，实现38Gbps传输

38Gb/s, 10^-12 BER, 90nm CMOS

CDMA串扰消除高速IO差分信号共模信号

▸创新点1：采用类CDMA技术消除串扰，通过码分多址原理有效抑制四线芯片间信号传输中的串扰，解决了传统差分信号传输中因电路和传输线不匹配导致的信号完整性问题，实现了38 Gbps的高速率传输。

▸创新点2：提出四线同步差分和共模信号传输系统，结合差分模式和共模信号的优点，显著提升了信号传输的稳定性和抗干扰能力，同时支持多模式信号传输，为高速IO链路设计提供了新思路。

▸创新点3：在90nm CMOS工艺下实现高带宽设计，通过优化电路布局和信号处理算法，成功实现了3.8 Gb/s的传输速率，且误码率低至10^-12，展示了低成本工艺下高性能IO链路的可行性。

▸创新点4：引入自适应均衡技术和时钟同步方案，有效补偿了传输过程中的信号衰减和时序偏差，进一步提升了系统的整体性能和可靠性，适用于长距离和高频率的应用场景。

Abstract

Code division multiple access (CDMA) principles have been shown to suppress the signal crosstalk caused by in- evitable circuit and transmission-line mismatches in a four-wire chip-to-chip electrical signaling system. This paper describes the CDMA-like crosstalk cancellation technique, and discusses equalization and clocking issues in the four-wire simultaneous differential- and common-mode signaling system based on the technique. The implementation and measurement of a 3 3.8 Gb/s, 10 /49/50BER