← 返回 JSSC 论文列表JSSC 2010第6期RF & Wireless90nm
A Single-Bit 500 kHz-10 MHz Multimode Power-Performance Scalable 83-to-67 dB DR CT/1/6for SDR in 90 nm Digital CMOS
一款灵活可调的低功耗连续时间ΔΣ调制器，支持多模式高动态范围转换。
83-to-67 dB DR, 500 kHz-10 MHz带宽, 5.0-6.8 mW功耗
连续时间ΔΣ调制器低功耗多模式动态范围CMOS
▸创新点1：可编程带宽与分辨率（系统创新）。通过灵活的连续时间ΔΣ调制器架构，实现了500 kHz至10 MHz的带宽可编程性，支持WLAN、DVB、UMTS、BT等多种标准，动态范围（DR）从67 dB到83 dB可调，功耗最低仅5.0 mW（GSM模式下87 dB）。
▸创新点2：优化的DAC实现降低抖动（电路创新）。采用改进的DAC设计，通过消除大电压摆幅导致的反馈脉冲信号依赖性，显著降低了时钟抖动对性能的影响，提升了整体线性度和信噪比（SNR）。
▸创新点3：阈值可配置比较器补偿环路延迟（电路创新）。通过动态调整比较器阈值，有效补偿了环路延迟，避免了传统DEM电路的高功耗问题，同时提升了调制器的稳定性和精度。
▸创新点4：线性度增强型积分器（电路创新）。通过优化积分器设计，显著提高了信号处理的线性度，进一步提升了动态范围和能效比（FOM低至0.24 pJ/转换）。
Abstract
, Member , IEEE, Geert V an der Plas , Member , IEEE, Michiel S. J. Steyaert , Fellow, IEEE, and
Jan Craninckx, Senior Member , IEEE
Abstract—Wireless environments, high data rates and increased
digitization require A/D converters with high dynamic range and
large bandwidth at the lowest possible power consumption. A fully
flexible continuous-time (CT)
/1/6with programmable bandwidth,
resolution and power consumption in 1.2 V 90 nm CMOS is pre-
sented able to satisfy those demands. By introducing