JSSC 2010第9期RF & Wireless65nm

Discrete-Time Mixing Receiver Architecture for RF-Sampling Software-Deﬁned Radio

提出一种适用于软件定义无线电的离散时间混频接收器架构，实现宽带正交解调和谐波抑制。

增益0.5至2.5 dB，噪声系数18至20 dB，IIP3 10 dBm，IIP2 53 dBm，功耗<19 mW

离散时间混频软件定义无线电射频采样宽带解调谐波抑制

▸离散时间混频架构：提出了一种新型离散时间混频接收机架构，通过去复用技术实现宽带正交解调，支持0.2至0.9 GHz频段，8倍过采样，显著降低谐波干扰（2至6次谐波抑制达40 dB），系统功耗低于19 mW。

▸宽带正交解调技术：采用离散时间混频方法实现无系统带宽限制的I/Q输出90度相位差，支持软件定义无线电（SDR）的宽带信号处理需求，同时通过过采样降低噪声和干扰折叠效应。

▸谐波抑制技术：通过离散时间混频和过采样设计，有效抑制2至6次谐波干扰（典型值40 dB），无需复杂RF预滤波，提升了接收机的线性度（IIP3达10 dBm，IIP2达53 dBm）。

▸低功耗与高集成度：在65 nm CMOS工艺下实现，集成多相时钟生成功能，整体功耗低于19 mW，同时实现0.5至2.5 dB增益和18至20 dB DSB噪声系数，适合SoC集成。

Abstract

nk , Senior Member , IEEE, and Bram Nauta , Fellow, IEEE Abstract—A discrete-time (DT) mixing architecture for RF-sam- pling receivers is presented. This architecture makes RF sampling more suitable for software-deﬁned radio (SDR) as it achieves wide- band quadrature demodulation and wideband harmonic rejection. The paper consists of two parts. In the ﬁrst part, different down- conversion techniques are classiﬁed and compared, leading to the deﬁnition of a DT mixing concept. The suitability of C