JSSC 2010第11期Power Management90nmLDO

A Low-Power Fast-Transient 90-nm Low-Dropout Regulator With Multiple Small-Gain

提出一种90纳米低功耗快速瞬态低压差稳压器，采用多小增益级提升性能。

90nm CMOS, 1V供电, 0.9V输出, 50mA最大输出电流, 9.3μA静态电流

低压差稳压器小增益级纳米级集成电路功率效率瞬态响应

▸创新点1：采用通道电阻不敏感的小增益级（方法创新）。通过设计对通道电阻变化不敏感的多级小增益结构，显著提升了环路增益和带宽，无需在单位增益频率前引入低频极点，从而同时改善了LDO的精度和响应速度。

▸创新点2：无需片内补偿电容（电路创新）。通过优化增益级设计，完全省去了传统LDO中必需的片内补偿电容，将芯片面积缩减至72.5μm×37.8μm，同时保持稳定性，解决了纳米级工艺下面积与补偿的矛盾。

▸创新点3：显著提升线路和负载瞬态响应（性能创新）。实验结果显示，在1V供电下输出0.9V/50mA时，静态电流仅9.3μA，且PSRR和瞬态响应性能显著优于传统架构，特别适合纳米级数字/RF系统的电源噪声抑制需求。

▸创新点4：多级小增益协同优化（系统创新）。通过创新性地组合多个小增益级而非传统单级高增益结构，在90nm工艺下实现功耗（1V供电）、面积（0.0027mm²）与动态性能（快速瞬态响应）的协同突破，为纳米级PMIC设计提供新范式。

Abstract

g Leung , Senior Member , IEEE, and Ki-Leung Mak Abstract—A power-efﬁcient 90-nm low-dropout regulator (LDO) with multiple small-gain stages is proposed in this paper. The proposed channel-resistance-insensitive small-gain stages pro- vide loop gain enhancements without introducing low-frequency poles before the unity-gain frequency (UGF). As a result, both the loop gain and bandwidth of the LDO are improved, so that the accuracy and response speed of voltage regulation are signiﬁcantly enhanced