← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2010第10期Memory42nm

Dynamic Vpass Controlled Program Scheme and Optimized Erase Vth Control for High

本文提出了一种动态Vpass控制方案和优化的擦除阈值控制，以提高40nm以下MLC NAND闪存的编程抑制和降低编程干扰。
42nm MLC NAND闪存测试芯片，编程失败减少40%以上，窗口裕度提高2倍
动态Vpass控制MLC NAND闪存编程干扰擦除阈值控制ISPP-after-erase
▸动态Vpass控制方案：通过动态调整Vpass电压，显著降低了编程干扰，实现了40%以上的编程失败率减少。该方法创新性地解决了传统固定Vpass电压导致的效率低下问题。
▸优化的擦除阈值控制：采用ISPP-after-erase技术优化擦除阈值及其分布，提高了数据模式依赖性下的抗干扰能力。这一电路创新显著提升了存储窗口的稳定性。
▸ISPP-after-erase精确负感应方案：通过精确的负感应技术，进一步优化了擦除阈值控制，使存储窗口裕度提升至传统方案的2倍。这一系统创新为高密度NAND闪存提供了更高的可靠性。
Abstract
Ki-Tae Park, Y oungsun Song, Myounggon Kang, Sungsoo Lee, Y oung-Ho Lim, Kang-Deog Suh, and Chilhee Chung Abstract—In this paper, dynamic/86/112/97/115/115ISPP schemes and opti- mizing /86/116/104of erase memory cells are presented for achieving high program inhibition with lower program disturbance in sub-40 nm MLC NAND flash and beyond. Simple two-step dynamic /86/112/97/115/115 control technique is used and over 40% program failure reduc- tion after 30 k P/E cycling is achieved in the propose