← 返回 JSSC 论文列表JSSC 2010第8期Data Converters0.18μmPipeline ADCNeural Network Accelerator
Continuous-Time Input Pipeline ADCs David Gubbins Member IEEE Bumha Lee Member
提出两种连续时间输入流水线ADC架构，克服传统开关电容架构的挑战。
0.18μm CMOS
模数转换抗混叠滤波连续时间CMOS模拟集成电路流水线
▸创新点1：连续时间输入架构 - 该方法创新通过采用连续时间输入替代传统开关电容架构，显著降低了外部驱动电路的接口复杂度，同时减少了采样失真问题，提高了系统的整体信噪比（SNR）。
▸创新点2：第二级输入采样功能 - 这一电路创新将采样功能移至第二级输入，有效缓解了前端采样保持电路的性能压力，降低了设计复杂度，并提升了ADC的采样精度和稳定性。
▸创新点3：内置抗混叠滤波 - 系统创新中集成了抗混叠滤波功能，避免了传统设计中需要外置昂贵滤波器的需求，同时降低了时钟抖动对系统性能的影响，提升了ADC的抗干扰能力。
▸创新点4：验证效果 - 通过0.18微米CMOS工艺的测试芯片验证，证明了该架构在降低失真、提高信噪比和简化系统设计方面的有效性，具有实际应用价值。
Abstract
n, Fellow, IEEE
Abstract—Two continuous-time input pipeline ADC archi-
tectures are introduced. The continuous-time input approach
overcomes many of the challenges associated with a pure
switched-capacitor architecture. The resistive input load of
the two new architectures provides a benign interface to external
drive circuitry. The switched-capacitor sampling function is
moved to the second stage input which greatly eases the sampling
distortion requirements and obviates the need for an explici