← 返回 JSSC 论文列表JSSC 2010第4期Data Converters110nmDelta-Sigma ADCOp-Amp
A Fifth-Order Continuous-Time Delta-Sigma Modulator With Single-Opamp Resonator Kazuo Matsukawa, Yosuke Mitani, Masao Takayama
提出一种新型单运放谐振器结构的第五阶连续时间ΔΣ调制器，显著降低功耗。
1.1V, 110nm CMOS, 300MHz, SNR 68.2dB, SNDR 62.5dB, FOM 0.24pJ/conv
连续时间ΔΣ调制器单运放谐振器低功耗振铃松弛滤波器无源加法器
▸创新点1：单运放谐振器（电路创新）- 通过使用单个运算放大器实现谐振器，显著减少了传统设计中多个运算放大器的需求，从而大幅降低了功耗和电路复杂度。
▸创新点2：振铃松弛滤波器（方法创新）- 引入振铃松弛滤波器，有效减轻了第一个运算放大器的增益带宽负担，进一步优化了系统的功耗和性能。
▸创新点3：无源电阻加法器（电路创新）- 采用无源电阻加法器替代传统的有源加法器，减少了电路的功耗和面积，同时保持了信号处理的精度。
▸创新点4：低功耗高性能设计（系统创新）- 结合上述创新技术，实现了在300 MHz工作频率下，10 MHz带宽内68.2 dB的SNR和62.5 dB的SNDR，FOM达到0.24 pJ/conv，显著提升了系统的能效比。
Abstract
i Obata , Member , IEEE, Shiro Dosho , Member , IEEE,
and Akira Matsuzawa , Fellow, IEEE
Abstract—Conventional continuous-time (CT) delta-sigma
/40/1/6/41analog-to-digital converters (ADCs) consume large amount
of power in operational amplifiers of a loop-filter. We propose a
new loop-filter with single-opamp resonator , ringing-relaxation
filter and passive resistor adder to lower power consumption.
These three techniques are essential for designing high-order
delta sigma modulators with low oversa