← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2010第12期RF & Wireless40nm

A5m m 5040 nm LP CMOS Transceiver for a Software-Defined Radio Platform Mark Inge

一款适用于软件定义无线电平台的5mm² 40nm LP CMOS收发器
40nm LP CMOS, NF低至2.4dB, EVM超过30dB, IIP2达50dBm
CMOS收发器软件定义无线电LNAPLL
▸创新点1：四并行LNA覆盖100MHz至6GHz（电路创新）。通过设计四个并行低噪声放大器（LNA），实现了从100 MHz到6 GHz的宽频段覆盖，确保了在不同通信标准下的高性能接收，同时优化了噪声系数（NF）低至2.4 dB。
▸创新点2：25%占空比无源混频器（电路创新）。采用25%占空比的无源混频器设计，结合IIP2校准技术，显著提高了线性度和抗干扰能力，实现了50 dBm的IIP2性能，适用于高动态范围的应用场景。
▸创新点3：双VCO分数N PLL（系统创新）。通过集成两个双VCO的5.9-12.8 GHz分数N锁相环（PLL），实现了宽频段频率合成和精确的频率控制，支持多种通信标准的灵活切换，同时降低了功耗和面积。
▸创新点4：SAW-less操作的发射链设计（系统创新）。通过优化发射链的带外噪声性能，实现了SAW-less操作，减少了对外部滤波器的依赖，降低了系统成本和复杂度，同时保持了3.2%的EVM和-156 dBc/Hz的CNR性能。
Abstract
IEEE, Jonathan Borremans , Member , IEEE, Gunjan Mandal, Björn Debaillie, Peter V an Wesemael, Tomohiro Sano, Takaya Y amamoto, Dries Hauspie, Joris V an Driessche, and Jan Craninckx , Senior Member , IEEE Abstract—A5m m /50transceiver front-end suitable for a soft- ware-defined radio (SDR) platform is implemented in a 40-nm LP digital CMOS technology. T ailored for all modern communi- cation standards relevant for a modern handheld mobile device (2G/3G/4G cellular , WLAN, Bluetooth, GPS, broadca