← 返回 JSSC 论文列表JSSC 2010第4期Clocking & PLLs0.13μm
187 MHz Subthreshold-Supply Charge-Recovery FIR Wei-Hsiang Ma Student Member IE
本文介绍了一种基于电荷恢复逻辑的FIR滤波器芯片，能在亚阈值电压下实现MHz级时钟频率。
0.13μm CMOS, 0.16V–0.36V, 5MHz–187MHz
电荷恢复逻辑FIR滤波器亚阈值电压低功耗VLSI数字信号处理
▸创新点1：采用电荷恢复逻辑家族实现MHz级时钟频率（方法创新）。该技术通过能量回收机制显著降低动态功耗，在0.16V-0.36V超低供电电压下仍能维持187MHz高频操作，相比传统亚阈值设计提升2个数量级时钟速度。
▸创新点2：首创双相功率时钟架构实现亚阈值电压工作（系统创新）。通过两相谐振时钟驱动57pF容性负载，达成89%能量回收率，在20MHz/0.27V最优工作点时能耗仅15.57pJ/cycle，比单电源供电节能17.1%。
▸创新点3：提出超低功耗FIR滤波器芯片设计（电路创新）。在0.13μm CMOS工艺下实现14.40nW/Tap/MHz/InBit/CoeffBit的能效指标，创下亚阈值域信号处理器能效新纪录。
▸创新点4：建立多模式电压-频率协同优化方法（方法创新）。支持5MHz-187MHz宽频段调节与0.16V-0.36V电压动态适配，通过亚阈值-近阈值混合工作模式实现能耗比最优配置。
Abstract
h S. Sathe , Member , IEEE,
and Marios C. Papaefthymiou , Senior Member , IEEE
Abstract—This paper presents a finite impulse response (FIR)
filter chip that relies on a charge-recovery logic family to achieve
multi-MHz clock frequencies with subthreshold DC supply levels.
Fabricated in a 0.13
m CMOS process with
/116/104
/110/109/111/115/61/48
/52/48 /86,
the FIR operates with a two-phase power-clock in the 5 MHz–187
MHz range and with DC supplies in the 0.16 V–0.36 V range. Using
a single DC sup