← 返回 JSSC 论文列表JSSC 2010第4期Power Management32nmCharge Pump
Multi-Phase 1 GHz V oltage Doubler Charge Pump in 32 nm Logic Process Dinesh Som
32nm工艺下多相1GHz电压倍增电荷泵，满足逻辑块低电流Vmin需求。
32nm CMOS, 1V to 2V, 5mA
电荷泵多相电压倍增Vmin逻辑块
▸创新点1：多相操作减少存储电容需求（方法创新）。通过多相操作，利用相位分离（约为缓冲延迟量级）有效降低了对大容量存储电容的需求，从而减小了芯片面积和成本。
▸创新点2：并行泵级配置实现快速输出转换（电路创新）。采用特殊的并行泵级配置，使输出从禁用状态到启用状态的转换时间缩短至5 ns，显著提升了动态响应速度。
▸创新点3：金属指飞行电容实现紧凑设计（工艺创新）。利用金属指飞行电容技术，在32 nm逻辑工艺中实现了高集成度（面积仅159×42 μm²/50），便于将升压功能嵌入数字逻辑附近。
▸创新点4：自包含时钟系统（系统创新）。集成了自生成时钟机制，无需外部时钟源，简化了系统设计并提高了可靠性，同时支持1 GHz高频操作和5 mA输出能力。
Abstract
mzaoglu, Muhammad Khellah,
Tanay Karnik, Senior Member , IEEE, and Kevin Zhang , Senior Member , IEEE
Abstract—A multi-phase 1 GHz charge pump in 32 nm logic
process demonstrates a compact area (159
42
m/50) for boosting
supply voltage from twice the threshold voltage (2Vth) to 3–4Vth.
Self contained clocking with metal-finger flying capacitors enable
embedding voltage boost functionality in close proximity to digital
logic for supplying low current Vmin requirement of state elements
in logic bl