← 返回 JSSC 论文列表JSSC 2010第10期Memory0.13μmSRAM
A Low-Power SRAM Using Bit-Line Charge-Recycling for Read and Write Operations B
提出一种利用位线电荷回收的低功耗SRAM，显著降低读写功耗。
0.13μm CMOS, 1.2V, 100MHz
低功耗SRAM电荷回收位线静态噪声容限
▸创新点1：位线电荷回收技术（方法创新） - 通过动态回收位线电荷，显著降低读写操作功耗，仿真显示读写功耗分别降低17%和84%，解决了传统SRAM高功耗问题。
▸创新点2：分层位线架构（电路创新） - 采用层级化位线结构实现电荷回收，避免存储单元静态噪声容限（SNM）退化，在0.13μm工艺下保持稳定性，支持100MHz高频操作。
▸创新点3：静态噪声容限保持技术（可靠性创新） - 通过电荷回收与位线电压摆幅优化（降至1/49），在降低功耗的同时确保SNM不劣化，提升低电压（1.2V）下的可靠性。
▸创新点4：能效优化系统集成（系统创新） - 集成电荷回收与分层位线技术，在4K×8bit芯片实测中实现0.128mW读功耗和0.135mW写功耗，综合能效优于传统架构。
Abstract
This paper proposes a low-power SRAM using
bit-line charge-recycling for read and write operations. The
charge-recycling SRAM (CR-SRAM) reduces the read and write
powers by recycling the charge in bit lines. When
bit lines
recycle their charges, the swing voltage and power of bit lines are
reduced to
/49
and /49
/50, respectively. The CR-SRAM utilizes
hierarchical bit-line architecture to perform the charge-recycling
without static noise margin degradation in memory cells. In the
simulation, t