← 返回 JSSC 论文列表JSSC 2010第11期MemoryDRAM
0.5-V Low-/86/84CMOS Preamplifier for Low-Power and High-Speed Gigabit-DRAM Arrays Akira Kotabe, Y oshimitsu Y anagawa
开发了一种新型低功耗高速千兆位DRAM阵列预放大器，显著提升读写速度并降低功耗。
6ns感应时间，16.3ns写入时间，1.6-Gbit/s/pin DDR3 SDRAM适用
DRAM低电压预放大器感应放大器功耗优化
▸创新点1：低电压操作（0.5V数据线电压）——通过将数据线电压从0.8V降低至0.5V，实现了12%的功耗降低，同时保持高速读写性能（6ns传感时间），这是通过优化预放大器电路设计和电源管理策略实现的电路创新。
▸创新点2：临时激活预放大器以缩短写入时间——在写入周期中临时激活预放大器，使写入时间缩短72%（从58.3ns降至16.3ns），这一方法创新显著提升了DDR3 SDRAM的兼容性（支持1.6-Gbit/s/pin速率）。
▸创新点3：高性能传感放大器设计——新型预放大器使传感时间缩短62%（从16ns降至6ns），这是通过改进信号放大机制和噪声抑制技术实现的电路创新，直接提升了DRAM阵列的响应速度。
▸创新点4：系统级功耗优化方案——通过协同降低数据线电压和动态控制预放大器激活时序，实现了DRAM阵列及外围电路的整体功耗优化（12%），体现了系统级电源管理创新。
Abstract
Akiyama, Member , IEEE, and Tomonori Sekiguchi , Member , IEEE
Abstract—A novel low-
/84 CMOS preamplifier was developed
for low-power and high-speed gigabit DRAM arrays. The sensing
time of a sense amplifier (SA) with the proposed preamplifier and
its activation schemes at a data-line voltage of 0.5 V was 6 ns, which
is 62% shorter than that of an SA using a conventional preampli-
fier. By activating the proposed preamplifier temporarily during
the write cycle, the writing time was 16.3 ns, which