JSSC 2010第2期Data Converters0.18μmCharge Pump

An 111 mW 42 MSs 10 b ADC With Two-Step Settling in 018 22m CMOS

一种采用两步稳定技术的10位流水线ADC，结合电荷泵和放大器反馈，提高转换效率。

0.18μm CMOS, 11.1mW, 42MS/s, 55.6dB SNDR, 67.5dB SFDR

两步稳定流水线ADC开关电容电荷泵放大器反馈

▸创新点1：两步稳定技术（方法创新）——通过分时顺序的电荷泵快速充电与放大器反馈精密稳定相结合，显著提升转换效率（电流利用率），在42 MS/s采样率下实现11.1 mW低功耗，比传统单步稳定节省动态功耗。

▸创新点2：电荷泵与放大器反馈协同架构（电路创新）——首次在流水线ADC中集成电荷泵快速电荷转移与运放负反馈高精度特性，电荷泵阶段提升初始建立速度，运放阶段保障最终线性度，使SNDR达55.6 dB且SFDR达67.5 dB。

▸创新点3：关键节点电压动态约束机制（系统创新）——通过附加电路在电荷转移阶段主动控制放大器节点电压，确保两阶段平稳过渡，避免传统设计中因电压突变导致的建立时间恶化或非线性失真问题。

▸创新点4：高电流利用率设计（方法创新）——优化电荷泵与运放的电流分配比例，静态偏置电流仅用于精密校正，动态电流集中供给负载电容充电，实测电流利用率比常规结构提升30%以上。

Abstract

Allstot , Fellow, IEEE Abstract—A pipelined analog-to-digital converter (ADC) uses switched-capacitor stages that settle in two steps that occur se- quentially in time. The ﬁrst step of settling places charge onto the load capacitance using charge pumps, and the second fulﬁlls the settling requirements using typical negative feedback around an operational ampliﬁer. Hence, the design combines the efﬁciency of a fast charge-transfer phase with the gain and noise-immunity advantages of ampliﬁer-dri