← 返回 JSSC 论文列表JSSC 2010第4期Memory80nmDRAM
A 31 ns Random Cycle VCA T-Based 4F 50DRAM With Manufacturability and Enhanced C
基于堆栈电容和环绕栅垂直通道晶体管的4F²/50DRAM实现高性能与可制造性
80nm设计规则，随机周期时间31ns，读取延迟8ns
4F²/50DRAMVCAT堆栈电容混合位线感应放大器随机周期时间
▸创新点1：高性能VCAT晶体管（方法创新） - 采用环绕栅垂直通道晶体管(VCA T)技术，相比传统凹槽通道晶体管(RCA T)，其导通电流提高两倍以上，显著提升了DRAM的Ion-Ioff特性，为高速操作奠定基础。
▸创新点2：4F²/50单元阵列设计方法（系统创新） - 通过核心块重构、字线(WL)绑定和混合位线(BL)感应放大器方案，实现了高密度4F²/50 DRAM单元阵列，相比传统6F²设计节省29%的核心阵列面积，同时兼顾制造可行性和性能优化。
▸创新点3：混合位线感应放大器方案（电路创新） - 结合动态操作特性设计的混合感应放大器架构，将随机循环时间(tRC)缩短至31ns，读取延迟(tRCD)降低至8ns，显著提升DRAM的访问速度与能效比。
▸创新点4：高温稳定性优化（工艺创新） - 在90°C动态操作条件下，88Kb样本阵列的中位保持时间达到30秒，通过堆叠电容器与VCAT技术组合，增强了高温环境下的数据保留能力。
Abstract
A functional 4F /50DRAM was implemented based
on the technology combination of stack capacitor and sur-
rounding-gate vertical channel access transistor (VCA T). A high
performance VCAT has been developed showing excellent Ion-Ioff
characteristics with more than twice turn-on current compared
with the conventional recessed channel access transistor (RCAT).
A new design methodology has been applied to accommodate
4F
/50cell array, achieving both high performance and manufac-
turability. Especiall