JSSC 2010第9期Data Converters90nmNeural Network Accelerator

A 9-bit 14 μW and 006 mm 50Pulse Position Modulation ADC in 90 nm Digital CMOS S

提出一种基于脉冲位置调制的紧凑型低功耗9位ADC架构，采用90纳米CMOS工艺实现。

9位分辨率，14μW功耗，0.06mm²面积，1MS/s采样率

模数转换器脉冲位置调制低功耗CMOS时间数字转换器

▸创新点1：脉冲位置调制ADC架构（系统创新）：提出了一种基于脉冲位置调制（PPM）的ADC架构，通过将模拟信号转换为时间域脉冲位置信息，显著降低了传统ADC中的复杂模拟电路需求，实现了紧凑设计和低功耗目标。

▸创新点2：两步TDC方案（电路创新）：采用两步时间数字转换器（TDC）方案，通过粗调和细调两步操作，提高了时间分辨率，同时减少了电路复杂度和功耗，实现了9位分辨率和7.9有效位的高精度转换。

▸创新点3：低功耗设计（系统创新）：通过优化电路架构和采用90 nm CMOS工艺，实现了14 μW的超低功耗，适用于对功耗敏感的便携式和物联网设备，同时保持了1 MS/s的高采样率。

▸创新点4：紧凑面积设计（电路创新）：在90 nm CMOS工艺下，实现了0.06 mm²的极小芯片面积，通过高度集成的电路设计，满足了现代电子设备对小型化的需求。

Abstract

This work presents a compact, low-power , time-based architecture for nanometer-scale CMOS analog-to-digital conver- sion. A pulse position modulation ADC architecture is proposed and a prototype 9 bit PPM ADC incorporating a two-step TDC scheme is presented as proof of concept. The 0.06 mm /50prototype is implemented in 90 nm CMOS and achieves 7.9 effective bits across the entire input bandwidth and dissipates 14 W at 1 MS/s.