← 返回 JSSC 论文列表JSSC 2010第8期RF & Wireless
Cognitive Radio Design Challenges and Techniques
本文介绍了一种新型CMOS低噪声放大器拓扑结构，适用于50 MHz至10 GHz范围，并提出了多十年载波生成技术。
噪声系数2.9至5.7 dB，功耗22 mW，相位噪声-94至-120 dBc/Hz
认知无线电CMOS低噪声放大器载波生成宽频带
▸新型CMOS低噪声放大器拓扑结构：提出了一种覆盖50 MHz至10 GHz的超宽带LNA设计，采用创新的电路架构实现2.9-5.7 dB的超低噪声系数，同时仅消耗22 mW功耗，解决了认知无线电跨频段信号接收的核心难题（方法创新+电路创新）
▸多十年载波生成技术：开发了支持跨频段合成的载波生成方案，在CMOS工艺下实现94至120 dBc/Hz@1MHz的相位噪声性能，功耗控制在31 mW，为认知无线电的动态频谱接入提供关键技术支撑（系统创新+电路创新）
▸宽频带信号路径设计：系统性地解决了跨3个频率十年的信号路径设计挑战，包括阻抗匹配、谐波抑制和动态范围优化等关键技术，为宽频段频谱感知奠定硬件基础（系统级架构创新）
▸能效优化技术：通过联合优化LNA和频率合成器模块，在保持2.9 dB噪声系数和-120 dBc/Hz相位噪声的严格指标下，整体功耗控制在53 mW，实现性能与功耗的突破性平衡（跨模块协同设计创新）
Abstract
Cognitive radios are expected to communicate across
two or three frequency decades by continually sensing the spec-
trum and identifying available channels. This paper describes
the issues related to the design of wideband signal paths and
the decades-wide synthesis of carrier frequencies. A new CMOS
low-noise amplifier topology for the range of 50 MHz to 10 GHz is
introduced that achieves a noise figure of 2.9 to 5.7 dB with a power
dissipation of 22 mW. Several multi-decade carrier generation
te